PIC單片機(jī)的振蕩電路設(shè)計(jì)

1、PIC單片機(jī)的振蕩電路設(shè)計(jì)關(guān)鍵詞:PIC單片機(jī);時(shí)鐘電路設(shè)計(jì);晶振;匹配電容 隨著單片機(jī)的應(yīng)用領(lǐng)域越來(lái)越廣泛,對(duì)其在不同溫度下的長(zhǎng)期工作的穩(wěn)定性和可靠性,以及節(jié)能性的要求也越來(lái)越高,尤其是節(jié)能性的要求,從而使單片機(jī)及整個(gè)工作系統(tǒng)需頻繁的進(jìn)行休眠和從休眠中喚醒的操作,這就需要可靠的外圍振蕩電路以使單片機(jī)及系統(tǒng)能夠可靠的從休眠中喚醒。 一、振蕩電路分析 晶振設(shè)計(jì)是單片機(jī)應(yīng)用設(shè)計(jì)的重要環(huán)節(jié)之一,而在單片機(jī)電路的可靠性設(shè)計(jì)(主要考慮單片機(jī)的休眠及喚醒的可靠性)中,電路晶體和與之匹配的電容選擇非常重要。晶振的匹配電容的主要作用是匹配晶振和振蕩電路,使電路易于啟振并處于合理的激勵(lì)態(tài)下,對(duì)頻率也有一定的“微

2、調(diào)”作用。在振蕩回路中晶體既不能過(guò)激勵(lì)(容易振到高次諧波,其使晶體容易老化影響使用壽命并導(dǎo)致振蕩電路EMC特性變劣),也不能欠激勵(lì)(不容易起振,工作亦不穩(wěn)定),尤其在設(shè)計(jì)帶有睡眠喚醒(用低電壓以求低功耗)的系統(tǒng)中,若選擇晶體或晶體與電容匹配不合適,系統(tǒng)可能會(huì)出問(wèn)題。這是因?yàn)榈凸╇婋妷菏固峁┙o晶體的激勵(lì)功率減少,造成晶體起振很慢或根本就不能起振,這一現(xiàn)象在上電復(fù)位時(shí)并不特別明顯,原因是上電時(shí)電路有足夠的擾動(dòng),很容易建立振蕩。在睡眠喚醒時(shí),電路的擾動(dòng)要比上電時(shí)小得多得多,起振變得很不容易。PIC單片機(jī)與晶體或陶瓷諧振器的連接如圖1。 圖1 注1: 對(duì)于A(yíng)T條形切割(AT Strip Cut)的晶體

3、可能需要一個(gè)串聯(lián)電阻Rs; 2: 反饋電阻RF,典型值為2-10M 3: 根據(jù)器件不同,內(nèi)部邏輯的緩沖器 可置于反相器的輸入端或輸出端。 電阻Rs用來(lái)防止晶振被過(guò)分驅(qū)動(dòng),過(guò)分驅(qū)動(dòng)晶振會(huì)漸漸損耗減少晶振的接觸電鍍,這將引起頻率的上升如果晶體過(guò)驅(qū)動(dòng),這時(shí)就需要用電阻RS來(lái)防止晶振被過(guò)分驅(qū)動(dòng)?？捎檬静ㄆ鳈z測(cè)OSC輸出腳,如果檢測(cè)一非常清晰的正弦波,且正弦波的上限值和下限值都符合時(shí)鐘輸入需要,則晶振未被過(guò)分驅(qū)動(dòng);相反,如果正弦波形的波峰,波谷兩端被削平,而使波形成為方形,則晶振被過(guò)分驅(qū)動(dòng)。這時(shí)就需要用電阻RS來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。判斷電阻RS值大小的最簡(jiǎn)單的方法就是串聯(lián)一個(gè)5k或10k的微調(diào)電阻,從0

4、開(kāi)始慢慢調(diào)高,一直到正弦波不再被削平為止。通過(guò)此辦法就可以找到最接近的電阻RS值。 二、晶振與電容的選擇 晶體具有兩種諧振模式:串聯(lián)(兩個(gè)頻率中的低頻率)和并聯(lián)(反諧振,兩個(gè)頻率中的高頻率)。所有在振蕩電路中呈現(xiàn)純阻性時(shí)的晶體都表現(xiàn)出兩種諧振模式。石英晶體連接在單片機(jī)晶振引腳的輸入和輸出之間,等效為一個(gè)并聯(lián)諧振回路,振蕩頻率主要為是石英晶體的并聯(lián)諧振頻率。 在晶體的選擇要考慮如下一些因素: (1)頻率穩(wěn)定性的考慮,晶體振蕩器的主要特性之一是工作溫度內(nèi)的穩(wěn)定性,它是決定振蕩器價(jià)格的重要因素。穩(wěn)定性愈高或溫度范圍愈寬,器件的價(jià)格亦愈高。設(shè)計(jì)工程師要慎密決定特定應(yīng)用的實(shí)際需要,然后規(guī)定振蕩器的穩(wěn)定度

5、; (2)電源和負(fù)載的影響,振蕩器的頻率穩(wěn)定性亦受到振蕩器電源電壓變動(dòng)以及振蕩器負(fù)載變動(dòng)的影響。正確選擇振蕩器可將這些影響減到最少; (3)輸出性能方面,必須考慮的其它參數(shù)是輸出類(lèi)型、相位噪聲、抖動(dòng)、電壓特性、負(fù)載特性、功耗、封裝形式,對(duì)于工業(yè)產(chǎn)品,有時(shí)還要考慮沖擊和振動(dòng)、以及電磁干擾(EMI)。晶體振蕩器可HCMOS/TTL兼容、ACMOS兼容、ECL和正弦波輸出。每種輸出類(lèi)型都有它的獨(dú)特波形特性和用途。應(yīng)該關(guān)注三態(tài)或互補(bǔ)輸出的要求。對(duì)稱(chēng)性、上升和下降時(shí)間以及邏輯電平對(duì)某些應(yīng)用來(lái)說(shuō)也要作出規(guī)定。許多DSP和通信芯片組往往需要嚴(yán)格的對(duì)稱(chēng)性(45%至55%)和快速的上升和下降時(shí)間(小于5ns);

6、 (4)實(shí)際工作環(huán)境的考慮,晶體振蕩器實(shí)際應(yīng)用的環(huán)境需要慎重考慮。例如,高強(qiáng)度的振動(dòng)或沖擊以及高溫會(huì)給振蕩器帶來(lái)問(wèn)題。 除上述條件考慮外晶體的選擇還應(yīng)該考慮:晶體老化,封裝,溫度特性,長(zhǎng)期穩(wěn)定性等特性。 晶振的負(fù)載電容選擇方面,晶振的負(fù)載電容=(Cd*Cg)/(Cd Cg) Cic C式中Cd,Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,a=Cic(集成電路內(nèi)部電容) C(PCB上電容)。如果負(fù)載電容為15pF的,兩邊的匹配電容接27pF的差不多了(一般a為6.513.5pF)。在PCB板上,外接晶體的引線(xiàn)越短越好(盡量減少PCB板上的電容),且晶體下面要有對(duì)地覆銅且不走信號(hào)線(xiàn),當(dāng)晶體頻率較高時(shí)

7、,盡量使晶體的引線(xiàn)長(zhǎng)度相同且對(duì)稱(chēng)。 PIC中檔單片機(jī)負(fù)載電容一般取值為1530pF。若采用一個(gè)大于C1的C2值,這使得在上電時(shí),對(duì)通過(guò)晶體的振蕩信號(hào)會(huì)產(chǎn)生較大的相移,加速振蕩器的起振,從而可以縮短晶振的起振時(shí)間。C1和C2如采用較大的電容值有利于提高晶體振蕩器的穩(wěn)定性,但同時(shí)延長(zhǎng)了起振時(shí)間,對(duì)于晶體負(fù)載電容容值的確定要綜合考慮。在C1,C2電容選擇上至少因考慮如下一些因素。振蕩器/諧振器起振特性如圖2。 圖2 振蕩器/ 諧振器起振特性 (1)因?yàn)槊恳环N晶振都有各自的特性,所以最好按制造廠(chǎng)商所提供的數(shù)值選擇外部元器件;(2)在許可范圍內(nèi),C1、C2值越低越好; (3)應(yīng)使C2值大于C1值,這樣可

8、使上電時(shí),加快晶振起振。 振蕩器波形中的峰峰值電壓可以很小(小于器件VDD的50%),其波形以VDD/2為中心波動(dòng)。 三、休眠對(duì)振蕩電路的影響 當(dāng)器件執(zhí)行一條SLEEP指令后,片內(nèi)時(shí)鐘和振蕩器均被關(guān)閉,器件狀態(tài)保持為指令周期的起始狀態(tài)(Q1狀態(tài))。隨著振蕩器的關(guān)閉,OSC1和OSC2引腳的信號(hào)將會(huì)停止振蕩。而振蕩器從休眠狀態(tài)喚醒時(shí)是最難起振的,這是因?yàn)閮蓚€(gè)負(fù)載電容都被充電到某個(gè)靜態(tài)值,而相位差在喚醒時(shí)又最小。因此需要更多的時(shí)間來(lái)獲得穩(wěn)定振蕩。同時(shí)C1和C2的容值將隨溫度的升高而有所增大,高溫、低電壓和低頻時(shí)鐘模式會(huì)降低環(huán)路增益,這反過(guò)來(lái)又會(huì)影響到振蕩電路的起振。下面的每一種因素都會(huì)使情況惡化: #8226; 低頻設(shè)計(jì)(低增益時(shí)鐘模式) #8226; 低噪聲環(huán)境(如電池驅(qū)動(dòng)的器件) #8226; 在嘈雜的RF 射頻環(huán)境之外工作(如在屏蔽盒內(nèi)) #8226; 低電壓 #8226; 高溫 #8226; 從休眠狀態(tài)喚醒 實(shí)際上,噪聲有助于激勵(lì)振蕩器,而有利于振蕩器的起振。 結(jié)論 本文對(duì)晶振與其匹配電容的選擇進(jìn)行了一些分析,建議應(yīng)在芯片負(fù)載范圍內(nèi)選擇晶體以及的晶體負(fù)載范圍內(nèi)選擇其匹配電容(選擇與晶振匹配電容的值越大,單片機(jī)的耗電能力也就越強(qiáng),而且易造成不起振的情況),以便電路處于最高工作溫度和最