微機(jī)技術(shù)第05章

1、第第5 5章章 半導(dǎo)體存儲(chǔ)器及其接口半導(dǎo)體存儲(chǔ)器及其接口教學(xué)重點(diǎn)教學(xué)重點(diǎn)n存儲(chǔ)器的內(nèi)部結(jié)構(gòu)、性能指標(biāo)及選用存儲(chǔ)器的內(nèi)部結(jié)構(gòu)、性能指標(biāo)及選用n常用常用RAM和和ROM及其與及其與CPU的連接。的連接。 5.1 概述概述n除采用磁、光原除采用磁、光原理的輔存外，其理的輔存外，其它存儲(chǔ)器主要都它存儲(chǔ)器主要都是采用半導(dǎo)體存是采用半導(dǎo)體存儲(chǔ)器儲(chǔ)器n本章介紹采用半本章介紹采用半導(dǎo)體存儲(chǔ)器及其導(dǎo)體存儲(chǔ)器及其組成主存的方法組成主存的方法CPUCACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) n所謂存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)就是把各種不同存所謂存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)就是把各種不同存儲(chǔ)容量、不同存

2、取速度的存儲(chǔ)器，按照一定儲(chǔ)容量、不同存取速度的存儲(chǔ)器，按照一定的體系結(jié)構(gòu)方式組織起來，使所存放的程序的體系結(jié)構(gòu)方式組織起來，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中。和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中。n存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)的基本體系結(jié)構(gòu)方式是存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)的基本體系結(jié)構(gòu)方式是分級存儲(chǔ)：分級存儲(chǔ)：n高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器主存儲(chǔ)器主存儲(chǔ)器外存儲(chǔ)器外存儲(chǔ)器n主存儲(chǔ)器（內(nèi)存）：主存儲(chǔ)器（內(nèi)存）：存放信息速度快、存放信息速度快、CPU可直接訪問、存儲(chǔ)容量有限可直接訪問、存儲(chǔ)容量有限n外存儲(chǔ)器（輔助存儲(chǔ)器）：外存儲(chǔ)器（輔助存儲(chǔ)器）：存儲(chǔ)容量大、價(jià)格低、存放信息速度慢、存儲(chǔ)容量大、價(jià)格低、存放信息

3、速度慢、CPU不能不能直接訪問直接訪問n高速緩沖存儲(chǔ)器（高速緩沖存儲(chǔ)器（CACHE）：）：存儲(chǔ)容量小、存儲(chǔ)容量小、CPU可直接訪問、存放信息速度很快可直接訪問、存放信息速度很快1、主存外存 n考慮到考慮到CPU在某一段時(shí)間內(nèi)所運(yùn)行的程序和在某一段時(shí)間內(nèi)所運(yùn)行的程序和調(diào)用的數(shù)據(jù)僅占整個(gè)存儲(chǔ)系統(tǒng)的一小部分，調(diào)用的數(shù)據(jù)僅占整個(gè)存儲(chǔ)系統(tǒng)的一小部分，其它大部分信息是暫時(shí)不用或長時(shí)間不用的，其它大部分信息是暫時(shí)不用或長時(shí)間不用的，因此，可以把因此，可以把“當(dāng)前需要運(yùn)行的程序和需要當(dāng)前需要運(yùn)行的程序和需要調(diào)用的數(shù)據(jù)調(diào)用的數(shù)據(jù)”放入內(nèi)存；將放入內(nèi)存；將“暫時(shí)不用或長暫時(shí)不用或長時(shí)間不用的程序和數(shù)據(jù)時(shí)間不用的程

4、序和數(shù)據(jù)” 放入外存，待需要放入外存，待需要時(shí)再從外存調(diào)入內(nèi)存，同時(shí)將內(nèi)存中暫時(shí)不時(shí)再從外存調(diào)入內(nèi)存，同時(shí)將內(nèi)存中暫時(shí)不用的信息放入外存。用的信息放入外存。 2、主存高速緩沖存儲(chǔ)器 n隨著計(jì)算機(jī)各部件與工藝的發(fā)展，隨著計(jì)算機(jī)各部件與工藝的發(fā)展， CPU的存的存取速度與內(nèi)存的存取速度有了較大的差距，取速度與內(nèi)存的存取速度有了較大的差距，內(nèi)存的存取速度成為影響整機(jī)速度提高的瓶內(nèi)存的存取速度成為影響整機(jī)速度提高的瓶頸。為解決內(nèi)存與頸。為解決內(nèi)存與CPU的速度匹配問題，在的速度匹配問題，在CPU與內(nèi)存之間增設(shè)一個(gè)與內(nèi)存之間增設(shè)一個(gè)CACHE，其速度與，其速度與CPU相匹配，可將相匹配，可將CPU在一段

5、時(shí)間后要執(zhí)行在一段時(shí)間后要執(zhí)行的程序和需調(diào)用的數(shù)據(jù)預(yù)先從內(nèi)存讀入的程序和需調(diào)用的數(shù)據(jù)預(yù)先從內(nèi)存讀入CACHE；將；將CPU輸出的數(shù)據(jù)先暫存起來，再輸出的數(shù)據(jù)先暫存起來，再按照內(nèi)存的存取速度讀入內(nèi)存。按照內(nèi)存的存取速度讀入內(nèi)存。 3、虛擬存儲(chǔ)技術(shù) n虛擬存儲(chǔ)技術(shù)的基本思想是：虛擬存儲(chǔ)技術(shù)的基本思想是：將存儲(chǔ)系統(tǒng)中的一部將存儲(chǔ)系統(tǒng)中的一部分外存與內(nèi)存組合起來并視為一個(gè)整體，把兩者的分外存與內(nèi)存組合起來并視為一個(gè)整體，把兩者的地址空間進(jìn)行統(tǒng)一編址，形成邏輯地址空間，允許地址空間進(jìn)行統(tǒng)一編址，形成邏輯地址空間，允許用戶自由、充分地使用整個(gè)邏輯地址空間（系統(tǒng)指用戶自由、充分地使用整個(gè)邏輯地址空間（系統(tǒng)指

6、定的保留區(qū)域除外）。同時(shí)采用軟、硬件結(jié)合的手定的保留區(qū)域除外）。同時(shí)采用軟、硬件結(jié)合的手段，將用戶邏輯地址自動(dòng)轉(zhuǎn)換為實(shí)際訪問內(nèi)存的物段，將用戶邏輯地址自動(dòng)轉(zhuǎn)換為實(shí)際訪問內(nèi)存的物理地址，并對程序自動(dòng)分段調(diào)入理地址，并對程序自動(dòng)分段調(diào)入/出內(nèi)存出內(nèi)存。這樣，。這樣，用戶在編程時(shí)無需再過多考慮可利用的地址空間是用戶在編程時(shí)無需再過多考慮可利用的地址空間是否足夠，同時(shí)也無需考慮如何合理地對程序分段及否足夠，同時(shí)也無需考慮如何合理地對程序分段及存儲(chǔ)空間的動(dòng)態(tài)分配問題。存儲(chǔ)空間的動(dòng)態(tài)分配問題。n在虛擬存儲(chǔ)系統(tǒng)中，對于存儲(chǔ)管理、調(diào)度以及虛擬在虛擬存儲(chǔ)系統(tǒng)中，對于存儲(chǔ)管理、調(diào)度以及虛擬地址與實(shí)地址之間的轉(zhuǎn)換，

7、除了必要的硬件結(jié)構(gòu)外，地址與實(shí)地址之間的轉(zhuǎn)換，除了必要的硬件結(jié)構(gòu)外，還需要相應(yīng)的操作系統(tǒng)給予支持。還需要相應(yīng)的操作系統(tǒng)給予支持。 存儲(chǔ)器的分類 1、按存取方式：、按存取方式：（1）隨機(jī)存儲(chǔ)器（）隨機(jī)存儲(chǔ)器（RAM）讀讀/寫存儲(chǔ)器，計(jì)算機(jī)的內(nèi)存、寫存儲(chǔ)器，計(jì)算機(jī)的內(nèi)存、CACHE均屬于均屬于RAM（2）只讀存儲(chǔ)器（）只讀存儲(chǔ)器（ROM）只能讀出信息，不能寫入新的內(nèi)容，用于存放只能讀出信息，不能寫入新的內(nèi)容，用于存放固定不變的系統(tǒng)程序或子程序等固定不變的系統(tǒng)程序或子程序等（3）順序存儲(chǔ)器（）順序存儲(chǔ)器（SAM）信息排列、尋址操作和讀寫操作均按順序進(jìn)行，信息排列、尋址操作和讀寫操作均按順序進(jìn)行，如磁

8、帶如磁帶2、按存儲(chǔ)器載體：、按存儲(chǔ)器載體：（1）磁介質(zhì)存儲(chǔ)器）磁介質(zhì)存儲(chǔ)器如磁帶、磁盤等，速度比較慢，通常只用于外存如磁帶、磁盤等，速度比較慢，通常只用于外存（2）半導(dǎo)體存儲(chǔ)器）半導(dǎo)體存儲(chǔ)器容量大、速度快、體積小、功耗低，成本相對容量大、速度快、體積小、功耗低，成本相對不高，廣泛用于內(nèi)存不高，廣泛用于內(nèi)存（3）光存儲(chǔ)器）光存儲(chǔ)器容量大、速度快，但所需硬件相對復(fù)雜，主要容量大、速度快，但所需硬件相對復(fù)雜，主要用于外存用于外存存儲(chǔ)器的技術(shù)指標(biāo) 1、存儲(chǔ)容量存儲(chǔ)容量：通常用允許存放的：通常用允許存放的“字?jǐn)?shù)字?jǐn)?shù)位數(shù)位數(shù)”（如（如“32K16”表示該存儲(chǔ)器有表示該存儲(chǔ)器有32K字，每字字，每字16位）

9、位）或用或用“字節(jié)數(shù)字節(jié)數(shù)”（如（如64KB、256MB）2、存取周期存取周期：連續(xù)存入或取出兩個(gè)數(shù)據(jù)所間隔的時(shí)：連續(xù)存入或取出兩個(gè)數(shù)據(jù)所間隔的時(shí)間。以稱間。以稱“讀寫時(shí)間讀寫時(shí)間”或或“訪問時(shí)間訪問時(shí)間”3、取數(shù)時(shí)間取數(shù)時(shí)間：從：從CPU發(fā)出讀命令開始，直到存儲(chǔ)器發(fā)出讀命令開始，直到存儲(chǔ)器獲得有效讀出信號的一段時(shí)間，其長短主要與存儲(chǔ)載獲得有效讀出信號的一段時(shí)間，其長短主要與存儲(chǔ)載體的性質(zhì)有關(guān)。另外，體的性質(zhì)有關(guān)。另外，“存取周期存取周期”和和“取數(shù)時(shí)間取數(shù)時(shí)間”不能混為一談。不能混為一談。4、可靠性可靠性：通常以平均無故障工作時(shí)間：通常以平均無故障工作時(shí)間MTBF（Mean Time Bet

10、ween Failuress）來衡量。）來衡量。5、經(jīng)濟(jì)性經(jīng)濟(jì)性：常以：常以“性能價(jià)格比性能價(jià)格比” 來衡量來衡量5.1.1 半導(dǎo)體存儲(chǔ)器的分類n按制造工藝按制造工藝n雙極型：雙極型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用屬性按使用屬性n隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM：可讀可寫可讀可寫、斷電丟失、斷電丟失n只讀存儲(chǔ)器只讀存儲(chǔ)器ROM：正常只讀、：正常只讀、斷電不丟失斷電不丟失詳細(xì)分類，請看圖示圖圖5.1 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器只讀存儲(chǔ)器只讀存儲(chǔ)器 （ROM）隨機(jī)存取存儲(chǔ)器

11、隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可編程一次性可編程ROM（PROM） 紫外線擦除可編程紫外線擦除可編程ROM（EPROM）電擦除可編程電擦除可編程ROM（EEPROM）詳細(xì)展開，注意對比詳細(xì)展開，注意對比靜態(tài)RAM工作原理 VF5VF3VF4VF6VF1VF2I/OI/OVcc選 擇 線ABn如圖所示，如圖所示，MOS型靜態(tài)型靜態(tài)RAM的基本存儲(chǔ)單元的基本存儲(chǔ)單元可由六個(gè)可由六個(gè)MOS場效應(yīng)晶體管構(gòu)成。場效應(yīng)晶體管構(gòu)成。nVF1、VF2組成雙穩(wěn)態(tài)觸發(fā)器，組成雙穩(wěn)態(tài)觸發(fā)器，VF3、VF4為為負(fù)載

12、管，負(fù)載管，VF5、VF6為控制管為控制管n設(shè)設(shè)VF1導(dǎo)通、導(dǎo)通、VF2截止為截止為“0”狀態(tài)；狀態(tài)；VF2導(dǎo)導(dǎo)通、通、VF1截止為截止為“1”狀態(tài)狀態(tài)n存儲(chǔ)單元可隨機(jī)寫入信息，也可隨機(jī)讀出信存儲(chǔ)單元可隨機(jī)寫入信息，也可隨機(jī)讀出信息；讀出信息的過程是非破壞性的，讀操作息；讀出信息的過程是非破壞性的，讀操作完成后，所保存的信息不變。完成后，所保存的信息不變。n將多個(gè)存儲(chǔ)單元按一定方式排列起來，就組成一個(gè)將多個(gè)存儲(chǔ)單元按一定方式排列起來，就組成一個(gè)靜態(tài)靜態(tài)RAM存儲(chǔ)器。存儲(chǔ)器。 n靜態(tài)靜態(tài)RAM存儲(chǔ)器的基本存儲(chǔ)單元是由一個(gè)雙穩(wěn)態(tài)觸存儲(chǔ)器的基本存儲(chǔ)單元是由一個(gè)雙穩(wěn)態(tài)觸發(fā)器組成的，這些存儲(chǔ)單元所存儲(chǔ)的

13、信息，只要不發(fā)器組成的，這些存儲(chǔ)單元所存儲(chǔ)的信息，只要不斷電或沒有觸發(fā)信號到來，將一直保持不變。但在斷電或沒有觸發(fā)信號到來，將一直保持不變。但在靜態(tài)靜態(tài)RAM存儲(chǔ)電路中，存儲(chǔ)電路中，MOS管數(shù)目多，故集成度管數(shù)目多，故集成度較低，位容量相對要少，另外，較低，位容量相對要少，另外，VF1、VF2組成雙組成雙穩(wěn)態(tài)觸發(fā)器必然有一個(gè)是導(dǎo)通的，功耗比較大。穩(wěn)態(tài)觸發(fā)器必然有一個(gè)是導(dǎo)通的，功耗比較大。 n而動(dòng)態(tài)而動(dòng)態(tài)RAM的位密度高，功耗低，且價(jià)格低廉，只的位密度高，功耗低，且價(jià)格低廉，只是所存儲(chǔ)的信息具有一定的時(shí)間性，在很短的時(shí)間是所存儲(chǔ)的信息具有一定的時(shí)間性，在很短的時(shí)間內(nèi)，其數(shù)據(jù)是有效的，超過一定的時(shí)

14、間，數(shù)據(jù)就消內(nèi)，其數(shù)據(jù)是有效的，超過一定的時(shí)間，數(shù)據(jù)就消失了，為了使數(shù)據(jù)常在，就要周期性地對所在數(shù)據(jù)失了，為了使數(shù)據(jù)常在，就要周期性地對所在數(shù)據(jù)重寫（刷新）。重寫（刷新）。 動(dòng)態(tài)RAM工作原理 刷新放大器刷新放大器行選擇信號行選擇信號列選擇信號列選擇信號數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出線輸出線電容電容Cn其存放信息靠的是電容其存放信息靠的是電容C， n當(dāng)電容當(dāng)電容C中有電荷時(shí)，為邏輯中有電荷時(shí)，為邏輯“1”n當(dāng)電容當(dāng)電容C中無電荷時(shí)，為邏輯中無電荷時(shí)，為邏輯“0”熔絲型熔絲型PROM工作原理工作原理 Vcc字線字線數(shù)據(jù)線數(shù)據(jù)線熔絲熔絲VT1讀寫存儲(chǔ)器讀寫存儲(chǔ)器RAM組成單元組成單元速度速度集成度集成度應(yīng)

15、用應(yīng)用SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)NVRAM帶微型電池帶微型電池慢慢低低小容量非易失小容量非易失只讀存儲(chǔ)器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允許一次編程，此后不可更改允許一次編程，此后不可更改nEPROM：用紫外光擦除，擦除后可編程；用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程并允許用戶多次擦除和編程nEEPROM（E2PROM）：）：采用加電方法在采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫線進(jìn)行擦除和編程，也可多次擦寫nFlash Memory（閃存）：能夠

16、快速擦寫的（閃存）：能夠快速擦寫的EEPROM，但只能按塊（，但只能按塊（Block）擦除）擦除5.1.2 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地地址址寄寄存存地地址址譯譯碼碼存儲(chǔ)體存儲(chǔ)體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS 存儲(chǔ)體存儲(chǔ)體n存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息 地址譯碼電路地址譯碼電路n根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元定的存儲(chǔ)單元 片選和讀寫控制邏輯片選和讀寫控制邏輯n選中存儲(chǔ)芯片，控制讀寫操作選中存儲(chǔ)芯片，控制讀寫操作 存儲(chǔ)體n每個(gè)存儲(chǔ)單元具有一個(gè)唯

17、一的地址，每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)n存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量芯片的存儲(chǔ)容量2MN存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)存儲(chǔ)單元的位數(shù)存儲(chǔ)單元的位數(shù) M：芯片的：芯片的地址線根數(shù)地址線根數(shù) N：芯片的：芯片的數(shù)據(jù)線根數(shù)數(shù)據(jù)線根數(shù) 地址譯碼電路譯譯碼碼器器A5A4A3A2A1A06301存儲(chǔ)單元存儲(chǔ)單元64個(gè)單元個(gè)單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個(gè)單元個(gè)單元單譯碼雙譯碼n單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)n雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)n雙譯碼可

18、簡化芯片設(shè)計(jì)雙譯碼可簡化芯片設(shè)計(jì)n主要采用的譯碼結(jié)構(gòu)主要采用的譯碼結(jié)構(gòu) 片選和讀寫控制邏輯n片選端片選端CS*或或CE*n有效時(shí)，可以對該芯片進(jìn)行讀寫操作有效時(shí)，可以對該芯片進(jìn)行讀寫操作n輸出輸出OE*n控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出n該控制端對應(yīng)系統(tǒng)的讀控制線該控制端對應(yīng)系統(tǒng)的讀控制線n寫寫WE*n控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中n該控制端對應(yīng)系統(tǒng)的寫控制線該控制端對應(yīng)系統(tǒng)的寫控制線5.2 隨機(jī)存取存儲(chǔ)器靜態(tài)靜態(tài)RAMSRAM 2114SRAM 6264動(dòng)態(tài)動(dòng)態(tài)RAMDRAM 4116DRAM 21645.2.1 靜態(tài)

19、RAMnSRAM的基本存儲(chǔ)單元是觸發(fā)器電路的基本存儲(chǔ)單元是觸發(fā)器電路n每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位n許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣nSRAM一般采用一般采用“字結(jié)構(gòu)字結(jié)構(gòu)”存儲(chǔ)矩陣：存儲(chǔ)矩陣：n每個(gè)存儲(chǔ)單元存放多位（每個(gè)存儲(chǔ)單元存放多位（4、8、16等）等）n每個(gè)存儲(chǔ)單元具有一個(gè)地址每個(gè)存儲(chǔ)單元具有一個(gè)地址SRAM芯片2114n存儲(chǔ)容量為存儲(chǔ)容量為10244n18個(gè)個(gè)引腳：引腳：n10根地址線根地址線A9A0n4根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1n片選片選CS*n讀寫讀寫WE*12345678918171615141312

20、1110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDSRAM 2114的讀周期數(shù)據(jù)數(shù)據(jù)地址地址TCXTODTTOHATRCTATCODOUTWECSnTA讀取時(shí)間讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上給出地址到數(shù)據(jù)出現(xiàn)在外部總線上nTRC讀取周期讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間有效地址維持的時(shí)間SRAM 2114的寫周期TWCTWRTAW數(shù)據(jù)數(shù)據(jù)地址地址TDTWTWDOUT DINTDWTDHWECSnTW寫入時(shí)間

21、寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫信號有效時(shí)間寫信號有效時(shí)間nTWC寫入周期寫入周期兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間有效地址維持的時(shí)間SRAM芯片6264n存儲(chǔ)容量為存儲(chǔ)容量為8K8n28個(gè)個(gè)引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線D7D0n片選片選CS1*、CS2n讀寫讀寫WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272

22、625242322212019181716155.2.2 動(dòng)態(tài)RAMnDRAM的基本存儲(chǔ)單元是單個(gè)場效應(yīng)管的基本存儲(chǔ)單元是單個(gè)場效應(yīng)管及其極間電容及其極間電容n必須配備必須配備“讀出再生放大電路讀出再生放大電路”進(jìn)行刷新進(jìn)行刷新n每次同時(shí)對一行的存儲(chǔ)單元進(jìn)行刷新每次同時(shí)對一行的存儲(chǔ)單元進(jìn)行刷新n每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位n許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣nDRAM一般采用一般采用“位結(jié)構(gòu)位結(jié)構(gòu)”存儲(chǔ)體：存儲(chǔ)體：n每個(gè)存儲(chǔ)單元存放一位每個(gè)存儲(chǔ)單元存放一位n需要需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元n每個(gè)

23、字節(jié)存儲(chǔ)單元具有一個(gè)地址每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址DRAM芯片4116n存儲(chǔ)容量為存儲(chǔ)容量為16K1n16個(gè)個(gè)引腳：引腳：n7根地址線根地址線A6A0n1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINn1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTn行地址選通行地址選通RAS*n列地址選通列地址選通CAS*n讀寫控制讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM 4116的讀周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS

24、存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送n行地址選通信號行地址選通信號RAS*有效，開始傳有效，開始傳送行地址送行地址n隨后，列地址選通信號隨后，列地址選通信號CAS*有效，有效，傳送列地址，傳送列地址，CAS*相當(dāng)于片選信號相當(dāng)于片選信號n讀寫信號讀寫信號WE*讀有效讀有效n數(shù)據(jù)從數(shù)據(jù)從DOUT引腳輸出引腳輸出DRAM 4116的寫周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送n行地址選通信號行地址選通信號RAS*有效，開始傳有效，開始傳送行地

25、址送行地址n隨后，列地址選通信號隨后，列地址選通信號CAS*有效，有效，傳送列地址傳送列地址n讀寫信號讀寫信號WE*寫有效寫有效n數(shù)據(jù)從數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元引腳進(jìn)入存儲(chǔ)單元DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新n行地址選通行地址選通RAS*有效，傳送行地址有效，傳送行地址n列地址選通列地址選通CAS*無效，沒有列地址無效，沒有列地址n芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新n沒有數(shù)據(jù)輸入輸出沒有數(shù)據(jù)輸入輸出n存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新存儲(chǔ)系統(tǒng)

26、中所有芯片同時(shí)進(jìn)行刷新nDRAM必須每隔固定時(shí)間就刷新必須每隔固定時(shí)間就刷新DRAM芯片2164n存儲(chǔ)容量為存儲(chǔ)容量為64K1n16個(gè)個(gè)引腳：引腳：n8根地址線根地址線A7A0n1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINn1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTn行地址選通行地址選通RAS*n列地址選通列地址選通CAS*n讀寫控制讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111095.3 只讀存儲(chǔ)器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A5.3.1

27、EPROMn頂部開有一個(gè)圓形的石英窗口，用頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息于紫外線透過擦除原有信息n一般使用專門的編程器（燒寫器）一般使用專門的編程器（燒寫器）進(jìn)行編程進(jìn)行編程n編程后，應(yīng)該貼上不透光封條編程后，應(yīng)該貼上不透光封條n出廠未編程前，每個(gè)基本存儲(chǔ)單元出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息都是信息1n編程就是將某些單元寫入信息編程就是將某些單元寫入信息0EPROM芯片2716n存儲(chǔ)容量為存儲(chǔ)容量為2K8n24個(gè)個(gè)引腳：引腳：n11根地址線根地址線A10A0n8根數(shù)據(jù)線根數(shù)據(jù)線DO7DO0n片選片選/編程編程CE*/PGMn讀寫讀寫OE*n編程電壓編程電壓VPPV

28、DDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764n存儲(chǔ)容量為存儲(chǔ)容量為8K8n28個(gè)個(gè)引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線D7D0n片選片選CE*n編程編程PGM*n讀寫讀寫OE*n編程電壓編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625

29、24232221201918171615EPROM芯片272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引腳圖引腳圖A14A14A13A13A12A12A11

30、A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256邏輯圖邏輯圖5.3.2 EEPROMn用加電方法，進(jìn)行在線（無需拔下，用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一直接在電路中）擦寫（擦除和編程一次完成）次完成）n有字節(jié)擦寫、塊擦寫和整片擦寫方法有字節(jié)擦寫、塊擦寫和整片擦寫方法n并行并行EEPROM：多位同時(shí)進(jìn)行：多位同時(shí)進(jìn)行n串行串行EEPROM：只有一位數(shù)據(jù)線：只有一位數(shù)據(jù)線EEPROM芯片2817An存儲(chǔ)容量為存儲(chǔ)容量為2

31、K8n28個(gè)個(gè)引腳：引腳：n11根地址線根地址線A10A0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CE*n讀寫讀寫OE*、WE*n狀態(tài)輸出狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864An存儲(chǔ)容量為存儲(chǔ)容量為8K8n28個(gè)個(gè)引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CE*n讀寫讀寫OE*、

32、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716155.4 半導(dǎo)體存儲(chǔ)器與CPU的連接n這是本章的重點(diǎn)內(nèi)容這是本章的重點(diǎn)內(nèi)容nSRAM、EPROM與與CPU的連接的連接n譯碼方法同樣適合譯碼方法同樣適合I/O端口端口5.4.1 存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的數(shù)據(jù)線 存儲(chǔ)芯片的地址線存儲(chǔ)芯片的地址線 存儲(chǔ)芯片的片選端存儲(chǔ)芯片的片選端 存儲(chǔ)芯片的讀寫控制線存儲(chǔ)芯片的讀寫控制線

33、1. 存儲(chǔ)芯片數(shù)據(jù)線的處理n若芯片的數(shù)據(jù)線正好若芯片的數(shù)據(jù)線正好8根：根：n一次可從芯片中訪問到一次可從芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)n全部數(shù)據(jù)線與系統(tǒng)的全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連位數(shù)據(jù)總線相連n若芯片的數(shù)據(jù)線不足若芯片的數(shù)據(jù)線不足8根：根：n一次不能從一個(gè)芯片中訪問到一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)n利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位n這個(gè)擴(kuò)充方式簡稱這個(gè)擴(kuò)充方式簡稱“位擴(kuò)充位擴(kuò)充”位擴(kuò)充2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)

34、數(shù)據(jù)總線的不同位數(shù)連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)n其它連接都一樣其它連接都一樣n這些芯片應(yīng)被看作是一個(gè)整體這些芯片應(yīng)被看作是一個(gè)整體n常被稱為常被稱為“芯片組芯片組”2. 存儲(chǔ)芯片地址線的連接n芯片的地址線通常應(yīng)全部與系統(tǒng)芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連的低位地址總線相連n尋址時(shí)，這部分地址的譯碼是在尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼片內(nèi)譯碼”片內(nèi)譯碼A9A0存儲(chǔ)芯片存儲(chǔ)芯片000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范圍（范圍（16進(jìn)制）進(jìn)制）A9A03. 存儲(chǔ)

35、芯片片選端的譯碼n存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量n也就是擴(kuò)充了存儲(chǔ)器地址范圍也就是擴(kuò)充了存儲(chǔ)器地址范圍n進(jìn)行進(jìn)行“地址擴(kuò)充地址擴(kuò)充”，需要利用存儲(chǔ)芯片的，需要利用存儲(chǔ)芯片的片選端對多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址片選端對多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址n這個(gè)尋址方法，主要通過將存儲(chǔ)芯片的片這個(gè)尋址方法，主要通過將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)n這種擴(kuò)充簡稱為這種擴(kuò)充簡稱為“地址擴(kuò)充地址擴(kuò)充”或或“字?jǐn)U充字?jǐn)U充”地址擴(kuò)充（字?jǐn)U充）片選端片選端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0

36、CE譯碼器00000000010000000000片選端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CEn令芯片（組）的片選端常有效令芯片（組）的片選端常有效n不與系統(tǒng)的高位地址線發(fā)生聯(lián)系不與系統(tǒng)的高位地址線發(fā)生聯(lián)系n芯片（組）總處在被選中的狀態(tài)芯片（組）總處在被選中的狀態(tài)n雖簡單易行、但無法再進(jìn)行地址雖簡單易行、但無法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)地址重復(fù)”地址重復(fù)n一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象n原因：有些高位地址線沒有用、可任意原因：有些高位地址線沒有用、可任意n使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其使用

37、地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)中既好用、又不沖突的一個(gè)“可用地址可用地址”n例如：例如：00000H07FFFHn選取的原則：高位地址全為選取的原則：高位地址全為0的地址的地址高位地址譯碼才更好 譯碼和譯碼器n譯碼：將某個(gè)特定的譯碼：將某個(gè)特定的“編碼輸入編碼輸入”翻譯翻譯為唯一為唯一“有效輸出有效輸出”的過程的過程n譯碼電路可以使用譯碼電路可以使用門電路組合邏輯門電路組合邏輯n譯碼電路更多的是采用集成譯碼電路更多的是采用集成譯碼器譯碼器n常用的常用的2:4譯碼器：譯碼器：74LS139n常用的常用的3:8譯碼器：譯碼器：74LS138n常用的常用的4:16譯碼器：譯碼

38、器：74LS154 全譯碼n所有的系統(tǒng)地址線均參與對存儲(chǔ)單元的所有的系統(tǒng)地址線均參與對存儲(chǔ)單元的譯碼尋址譯碼尋址n包括低位地址線對芯片內(nèi)各存儲(chǔ)單元的包括低位地址線對芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對譯碼尋址（片內(nèi)譯碼），高位地址線對存儲(chǔ)芯片的譯碼尋址（片選譯碼）存儲(chǔ)芯片的譯碼尋址（片選譯碼）n采用全譯碼，采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是每個(gè)存儲(chǔ)單元的地址都是唯一的，唯一的，不存在地址重復(fù)不存在地址重復(fù)n譯碼電路可能比較復(fù)雜、連線也較多譯碼電路可能比較復(fù)雜、連線也較多全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO

39、/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍地址范圍A12A0A19A18A17A16A15A14 A13 部分譯碼n只有部分（高位）地址線參與對存只有部分（高位）地址線參與對存儲(chǔ)芯片的譯碼儲(chǔ)芯片的譯碼n每個(gè)存儲(chǔ)單元將對應(yīng)多個(gè)地址每個(gè)存儲(chǔ)單元將對應(yīng)多個(gè)地址（地（地址重復(fù)），需要選取一個(gè)可用地址址重復(fù)），需要選取一個(gè)可用地址n可簡化譯碼電路的設(shè)計(jì)可簡化譯碼電路的設(shè)計(jì)n但系統(tǒng)的部分地址空間將被浪費(fèi)但系統(tǒng)的部分地址空間將被浪費(fèi)部分譯碼示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732C

40、BAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一個(gè)可用地址一個(gè)可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 線選譯碼n只用少數(shù)幾根高位地址線進(jìn)行芯片的譯只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）n雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)n必然會(huì)出現(xiàn)地址重復(fù)必然會(huì)出現(xiàn)地址重復(fù)n一個(gè)存儲(chǔ)地址會(huì)對應(yīng)多個(gè)存儲(chǔ)單元一個(gè)存儲(chǔ)地址會(huì)

41、對應(yīng)多個(gè)存儲(chǔ)單元n多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用線選譯碼示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一個(gè)可用地址一個(gè)可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切記： A14 A1300的情況不能出現(xiàn)00000H01FFFH的地址不可使用片選端譯碼小結(jié)n存儲(chǔ)芯片的片選控制端可以被看作是一根存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線最高位地址線n在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地地址空間的選擇址空間的選擇（接

42、系統(tǒng)的（接系統(tǒng)的IO/M*信號）信號）和和高位地址的譯碼選擇高位地址的譯碼選擇（與系統(tǒng)的高位地（與系統(tǒng)的高位地址線相關(guān)聯(lián)）址線相關(guān)聯(lián)）n對一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部對一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用4. 存儲(chǔ)芯片的讀寫控制n芯片芯片OE*與系統(tǒng)的讀命令線相連與系統(tǒng)的讀命令線相連n當(dāng)芯片被選中、且讀命令有效時(shí)，當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線n芯片芯片WE*與系統(tǒng)的寫命令線相連與系統(tǒng)的寫命令線相連n當(dāng)芯片被選中、且寫命令有效時(shí)，當(dāng)芯片被選中、且寫命令有效時(shí)，允許

43、總線數(shù)據(jù)寫入存儲(chǔ)芯片允許總線數(shù)據(jù)寫入存儲(chǔ)芯片5.4.2 存儲(chǔ)芯片與CPU的配合n存儲(chǔ)芯片與存儲(chǔ)芯片與CPU總線的連接，還有兩總線的連接，還有兩個(gè)很重要的問題：個(gè)很重要的問題：nCPU的總線負(fù)載能力的總線負(fù)載能力nCPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件連接器件n存儲(chǔ)芯片與存儲(chǔ)芯片與CPU總線時(shí)序的配合總線時(shí)序的配合nCPU能否與存儲(chǔ)器的存取速度相配合能否與存儲(chǔ)器的存取速度相配合1. 總線驅(qū)動(dòng)nCPU的總線驅(qū)動(dòng)能力有限的總線驅(qū)動(dòng)能力有限n單向傳送的地址和控制總線，可采單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來加以

44、鎖存和驅(qū)動(dòng)來加以鎖存和驅(qū)動(dòng)n雙向傳送的數(shù)據(jù)總線，可以采用三雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來加以驅(qū)動(dòng)態(tài)雙向驅(qū)動(dòng)器來加以驅(qū)動(dòng)2. 時(shí)序配合n分析存儲(chǔ)器的存取速度是否滿足分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求總線時(shí)序的要求n如果不能滿足：如果不能滿足：n考慮更換芯片考慮更換芯片n總線周期中插入等待狀態(tài)總線周期中插入等待狀態(tài)TW切記：時(shí)序配合是連接中的難點(diǎn)例1、某EPROM芯片的外部引線如圖所示，試將此芯片接到C8000H到CFFFFH的內(nèi)存地址上（使用74LS138譯碼器），畫出連接圖。 A0A14OED0D7CED0D7A0A14RDG1G2AG2BCBAY18例2、試判斷下

45、圖所示的譯碼邏輯電路中74LS138譯碼器的輸出Y0、Y4、Y6、Y7所決定的內(nèi)存地址范圍。Y0Y4Y6Y7A19A17A16G1G2AG2BCBAA15A13A14例3、某存儲(chǔ)器芯片的選片譯碼器如圖所示，試寫出該芯片所占的內(nèi)存地址范圍 A0OED0D7CED0D7A0RDA11A11WRWEG1G2AG2BCBAA17A16A19A14A13A12Y3Y274LS138SRAM8第第5 5章教學(xué)要求章教學(xué)要求1. 了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；2. 熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；3. 掌握掌握SRAM 2114、DRAM 4116、

46、EPROM 2764、EEPROM 2817A的引腳的引腳功能；功能；4. 理解理解SRAM讀寫原理、讀寫原理、DRAM讀寫和刷讀寫和刷新原理、新原理、EPROM和和EEPROM工作方式工作方式第第5 5章教學(xué)要求章教學(xué)要求（續(xù)）（續(xù)）5. 掌握存儲(chǔ)芯片與掌握存儲(chǔ)芯片與CPU連接的方法，連接的方法，特別是片選端的處理；特別是片選端的處理；6. 了解存儲(chǔ)芯片與了解存儲(chǔ)芯片與CPU連接的總線連接的總線驅(qū)動(dòng)和時(shí)序配合問題。驅(qū)動(dòng)和時(shí)序配合問題。32K8的SRAM芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D