Candence課程設(shè)計(jì)——2位數(shù)值比較器解析

1、集集成成電電路路設(shè)設(shè)計(jì)計(jì)論論文文論文題目論文題目：2位數(shù)值比較器位數(shù)值比較器姓姓名名: :陳英文陳英文學(xué)學(xué)號(hào)：號(hào)：1020630126學(xué)學(xué)院院: :機(jī)械與電子工程學(xué)機(jī)械與電子工程學(xué)院院專專業(yè)業(yè): :電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)班班級(jí)級(jí):10206301指導(dǎo)教指導(dǎo)教師師: :蔡老師蔡老師、課程實(shí)驗(yàn)設(shè)計(jì)目的本次課程設(shè)計(jì)把重點(diǎn)放在電路的設(shè)計(jì)、制作和仿真上，熟悉在UNIX系統(tǒng)下Candencce軟件的使用，掌握電路原理圖的輸入和編輯及電路的仿真。在數(shù)字系統(tǒng)中，特別是在計(jì)算機(jī)中都需具有運(yùn)算功能，種簡(jiǎn)單的運(yùn)算就是比較兩個(gè)數(shù)A和B的大小。用以對(duì)兩數(shù)A、B的大小或是否相等進(jìn)行比較的邏輯電路稱為數(shù)值比較器。比較

2、結(jié)果有AB、AB)、Y(AB)、Y(A=B)三種情況。輸出時(shí)為1,否則為0。邏輯符號(hào)示意框圖:2.2根據(jù)真值表可寫出邏輯函數(shù)表達(dá)式為2.1真值表如下：輸入輸出ABY(AB)Y(A=B)Y(AB)00010010011010011010Y(AB)=ABYU=B)=AB+ABYUB)3.3輸入：兩個(gè)2位二進(jìn)制數(shù)A=A1A0、B=B1B034原理：當(dāng)高位（Al、B1）不相等時(shí)，無需比較低位（A0、B0）,高位比較的結(jié)果就是兩個(gè)數(shù)的比較結(jié)果。當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。35真值表輸入輸出AlBlA0B0FABFABFA=BAlBlxAlBlxAl=BlA0B0Al=BlA0B=(

3、A1B1)+(A1=B1)(A0B0)FAB=(A1B1)+(A1=B1)(A0BFAVBFA=B三、實(shí)驗(yàn)步驟1.畫原理圖及創(chuàng)建符號(hào)畫原理圖及創(chuàng)建符號(hào)1 11 1調(diào)用調(diào)用cadencecadence軟件軟件進(jìn)入進(jìn)入 UNIX 系統(tǒng)后，輸入 icfb 命令調(diào)用 cadence 軟件。此時(shí)會(huì)彈出 CIW 窗（命令解釋窗口），如下圖所示：siiiiulate.sinnj.Ld.tioncompL已tEdsuecessfully.Leadingsiirnj.Ld.ti匚md.ata.successful.iiLuuseL:irnjuseSingleSelectPtM：LeHiMciusePupUp()

4、R：LeHiDelete()1.2創(chuàng)建模型庫(kù)與單元視圖創(chuàng)建模型庫(kù)與單元視圖進(jìn)入 cadence 后，點(diǎn)擊 CIW 窗的 filnewlibra,將庫(kù)文件的路徑設(shè)置在 cadence 目錄下，Name 欄輸入庫(kù)文件名為 wen。點(diǎn)擊 filnewcellvie,生成單元視圖 LibrayName 選取為wen,CellName 分別命名為 texttext2text3text4text5text6text7 對(duì)應(yīng)的原理圖為非門電路、與門電路、或門電路、或非門電路、1 位數(shù)值比較器電路、 2 位數(shù)值比較器、 總電路。 設(shè)置 viewname 為 shcemetic 設(shè)置 tool為 compose

5、rschematicShowCategoriesShowFilesubrar/CellView|wentest7schematicUS.0thstestlschematicanalogLibtest2avTechtest3basictest4cdsDefTecliLibtestSchrt3Srftest6functionalsbaLibst02testtrain_chrt35wentest7FileEdit辿ewDesignManagerHelp6CMsuffi&wHSESUUMCJ6CMsuffi&wHSESUUMCJgEHH晞melw0:05M- -atWWUOJ/atWW

6、UOJ/口唱ysdysda6a60E0EUVUV8031_IU-IH8031_IU-IHIJSIJSW1W1UWUWMTMTE E自u(píng) u一1EEWLP5SOSQn主AEfl函宦#匚lJJ_TTrIlJJ_TTrICQCQI I屢OL32drnCBB巫T02.SDesignWindowEditAddCheckSheeLOptionsHM-3S-3Sc calalffrffre e-0亠;工：i.l.沖sV-Jxv：dmT TH H2 27 7C CsilnEas-rsilnEas-rs s133或門電路圖VirtuosoSchematicReading:wentest3schematic-Vi

7、rtuosoAnalogDesignEnvironmenToolsDesignWindowEditAddCheckSheetOptionsMigrateCalibreOnd:Sei:0Status:ReadyT=27CSimulator:spectre29D-EP.I.PM2mpmpPM3l:55nmz1.-JrmPmnI:550nVi：1|E：1Jt55JnTmd.:E:iiHelp1.3.4或非門電路圖1351位數(shù)值比較器電路圖13回國(guó):wentestsschematic-VirtuosoAnalogDesignEnvironment(1)1361位數(shù)值比較器電路圖VirtuosoSche

8、maticReading:wentest6schematic一VirtuosoAnalogDesignEnvironment(1)BUEllQjQnd:Sei:0Status:ReadyT=27CSimulator:spectre29HelpToolsDesignWindowEditAddCheckSheetOptionsMigrateCalibreUserPreferences 一UndoLimit 可修改撤消次數(shù)。8mStretch 的快捷鍵9del 一一 Delete 的快捷鍵1.4創(chuàng)建符號(hào)（封裝）在需要建立 Symbol 的原理圖中，點(diǎn)擊 DesignCreateCellview一Fr

9、omCellvie 彈出 CellFromCellvi 窗，如下圖所示:圖中 LibraryName 和 CellName 會(huì)自動(dòng)填寫為我們所要?jiǎng)?chuàng)建符號(hào)的原理圖名。點(diǎn)擊 0K,彈出 SymbolGenerationOpti 窗口，如下圖所示:電路中各個(gè)管腳會(huì)分別出現(xiàn)在對(duì)話框 PinSpecificstio 所規(guī)定的 LeftPinsRightPinsTopPins 和 BottomPins 中。設(shè)置完成后單擊 OK,系統(tǒng)會(huì)生成并顯示一個(gè)長(zhǎng)方形的 Symbol 符號(hào)，通過修改，我們可以創(chuàng)建非門、與門、或門、或非門、1 位數(shù)值比較器、2 位數(shù)值比較器的號(hào)。1.5前仿151設(shè)置分析環(huán)境在原理圖編輯窗

10、下，仿真之前必須先對(duì)分析環(huán)境進(jìn)行設(shè)置。點(diǎn)擊ToolsAnalogEnvironment首先我們要設(shè)置模型庫(kù)文件的路徑，點(diǎn)擊SetupModellibrarHe庫(kù)路徑設(shè)為/mnt/hgfs/D/lib/csmoc/csmcof/models/s05mixddst02v2將scs,Section設(shè)為tt如下圖所示：152外加激勵(lì)在4個(gè)輸入端外加4個(gè)5v的激勵(lì)，并都接地153選擇分析類型點(diǎn)擊AnalysesChoose,可以選擇分析類型， 這里我們選擇Tran（暫態(tài)）分析，參數(shù)設(shè)置如下圖所示，我們同樣也可以選擇de（直流）、ac（交流）、noise（噪聲）等作為我們的分析對(duì)象。1.5.4選擇輸出信號(hào)

11、保存點(diǎn)擊OutputsSaveAll,可選擇輸出，輸出信號(hào)選擇allpub器件電流選擇all這樣我們可以有選擇性的得到我們需要最后看到的信號(hào)。155產(chǎn)生列表點(diǎn)擊SimulatioNetlistandRi可進(jìn)行仿真，點(diǎn)擊后會(huì)彈出WelcometoSpectr窗，點(diǎn)擊OK就開始仿真了，如果提示有錯(cuò)誤，就需要修改原理圖。通常這樣我們無法看到網(wǎng)絡(luò)表，此時(shí)我們可以點(diǎn)擊Netlicreat產(chǎn)生網(wǎng)絡(luò)表，我們?cè)谶@里可以看到各個(gè)元器件及參數(shù)。注意：每次修改原理圖都必須檢查并保存、產(chǎn)生Netlist然后再運(yùn)行。1.5.6查看結(jié)果點(diǎn)擊ResultDirectPloTransientSignal可查看想看的信號(hào)，如點(diǎn)擊輸入端和輸出端，再按下Esc，我們就可看到輸入與輸出的信號(hào)了。如下圖所示：四、實(shí)驗(yàn)小結(jié)在實(shí)驗(yàn)室呆了1天半左右的時(shí)間，由于平時(shí)Candence實(shí)驗(yàn)沒怎么認(rèn)真做，所以開始那一天，做的很辛苦，很多東西都不懂，上午基本就學(xué)會(huì)了建工程和文件，然后畫原理圖，畫的原理圖也經(jīng)常編譯時(shí)出錯(cuò)，原理圖畫了又畫，當(dāng)時(shí)就覺得很煩；下午，開始仿真，由于對(duì)仿真也不熟悉，就不斷的問同學(xué)、老師，但效果還是不怎么好，自己理解到才能真正做好；晚上繼續(xù)做，發(fā)現(xiàn)了下午沒仿真出來的原因，原來是或門電路圖畫錯(cuò)，于是重新修改，時(shí)間關(guān)系