數(shù)字電路_復(fù)習(xí)資料

1、第三章 門電路 3.1 概述 實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫做邏輯門電路，稱為門電路。 基本邏輯門電路：與門、或門、非門 常用門電路：與非門、或非門、與或非門、異或、同或 門電路中以高、低電平表示邏輯狀態(tài)的1、0. 獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截止（即開(kāi)、關(guān)）兩種工作狀態(tài)。 在數(shù)字電路中，用在數(shù)字電路中，用1表示表示高電平，高電平，0表示低電平，這稱表示低電平，這稱為正邏輯賦值，簡(jiǎn)稱為正邏輯賦值，簡(jiǎn)稱正賦值正賦值。 如果用如果用0表示高電平，表示高電平， 1表示低電平，則稱為負(fù)邏輯賦表示低電平，則稱為負(fù)邏輯賦值，簡(jiǎn)稱值，簡(jiǎn)稱負(fù)賦值負(fù)賦值。輸入和輸出的高、低電平輸入

2、和輸出的高、低電平 正負(fù)邏輯正負(fù)邏輯 高電平和低電平是表示的兩種狀態(tài)，是兩個(gè)不同的可以截然高電平和低電平是表示的兩種狀態(tài)，是兩個(gè)不同的可以截然區(qū)別開(kāi)來(lái)的區(qū)別開(kāi)來(lái)的電壓范圍電壓范圍。 例如典型工作電壓為例如典型工作電壓為5V的的74HC系列系列CMOS邏輯電路，輸入邏輯電路，輸入電壓在電壓在3.55.0V范圍對(duì)應(yīng)高電平邏輯范圍對(duì)應(yīng)高電平邏輯1，01.5V范圍對(duì)應(yīng)低電范圍對(duì)應(yīng)低電平邏輯平邏輯0。用來(lái)獲得高、低輸出電平的基本開(kāi)關(guān)電路：互補(bǔ)開(kāi)關(guān)電路在數(shù)字集成電路中廣泛應(yīng)用。 靜態(tài)特性 斷開(kāi)時(shí)，IOFF=0 R= 閉合時(shí)，Uon=0 R=0 動(dòng)態(tài)特性 開(kāi)通時(shí)間ton=0 關(guān)斷時(shí)間toff=0 實(shí)際使用的

3、開(kāi)關(guān)為晶體二極管、三極管及場(chǎng)效應(yīng)管等電子器件。 這些電子器件作為開(kāi)關(guān)使用時(shí)，也是從這兩個(gè)方面討論器開(kāi)關(guān)特性。理想開(kāi)關(guān)的特性3.2 半導(dǎo)體二極管門電路一、靜態(tài)特性伏安特性:單向?qū)щ娦栽跀?shù)字電路中，使用二極管的正向?qū)▍^(qū)（開(kāi)關(guān)閉合）和反向截止區(qū)（開(kāi)關(guān)斷開(kāi)）二極管的開(kāi)關(guān)特性正向?qū)ㄅc反向截止這樣兩種不同狀態(tài)之間的轉(zhuǎn)換速度很快（微秒或納秒量級(jí)）3.2.1 半導(dǎo)體二極管的開(kāi)關(guān)特性二極管開(kāi)關(guān)等效電路當(dāng)輸入電壓的低電平UIL=-2V時(shí)：當(dāng)輸入電壓的高電平UIH=3V時(shí)：二極管的靜態(tài)開(kāi)關(guān)特性：導(dǎo)通條件與導(dǎo)通時(shí)的特點(diǎn) 當(dāng)外加正向電壓大于0.7V時(shí)，二極管導(dǎo)通，此時(shí)可認(rèn)為二極管兩端的電壓不變，如同一個(gè)具有值為死區(qū)

4、電壓值的閉合了的開(kāi)關(guān)。截止條件與截至?xí)r的特點(diǎn) 當(dāng)外加電壓小于0.7V時(shí)，二極管截止，此時(shí)就近似的認(rèn)為電流為零，如同一個(gè)斷開(kāi)了的開(kāi)關(guān)。二、動(dòng)態(tài)特性二極管的電容效應(yīng)：Cj ，CD。二極管的開(kāi)關(guān)時(shí)間3.2.2 二極管與門二極管與門3.2.3 二極管或門二極管或門3.3 CMOS門電路3.3.1MOS管的開(kāi)關(guān)特性 一、MOS管的結(jié)構(gòu)和工作原理N溝道增強(qiáng)型場(chǎng)效應(yīng)管的結(jié)構(gòu)二、N溝道增強(qiáng)型MOS管的輸入輸出特性曲線 (a)共源接法 (b)輸出特性曲線MOS管的轉(zhuǎn)移特性轉(zhuǎn)移特性曲線： 它描述了柵、源之間電壓對(duì)漏極電流的控制作用。 三、MOS管的基本開(kāi)關(guān)電路四、MOS管的開(kāi)關(guān)等效電路 (a)截止?fàn)顟B(tài) (b)導(dǎo)通

5、狀態(tài)靜態(tài)開(kāi)關(guān)特性：1.當(dāng)uGSUTN時(shí)，導(dǎo)通，此時(shí)如同一個(gè)阻值為RON的閉合了的開(kāi)關(guān)。2.當(dāng)uGS1時(shí)，這兩個(gè)時(shí)，這兩個(gè)PN結(jié)的輸入特性基本重合。結(jié)的輸入特性基本重合。 二、雙極型三極管的輸入特性和輸出特性(b)輸出特性曲線三、雙極型三極管的基本開(kāi)關(guān)電路當(dāng)輸入電壓的低電平UIL=0V時(shí)：當(dāng)輸入電壓的高電平UIH=3V時(shí)：IBS=0.06mA , iB=1mAmA62k2V1cCESCCCM RVVI所以所以BJT工作在飽和區(qū)。工作在飽和區(qū)。四、雙極型三極管的開(kāi)關(guān)等效電路 (a)截止?fàn)顟B(tài) (b)飽和導(dǎo)通狀態(tài)靜態(tài)開(kāi)關(guān)特性：a.截止條件與截至?xí)r的特點(diǎn)三極管的基極與射極電壓小于0.7V時(shí)，截止，此時(shí)如

6、同一個(gè)斷開(kāi)了的開(kāi)關(guān)。 b.導(dǎo)通條件與導(dǎo)通時(shí)的特點(diǎn)：三極管的基極電流大于其臨界飽和值IS時(shí)，飽和導(dǎo)通，此時(shí)如同一個(gè)閉合了的開(kāi)關(guān)。五、三極管的動(dòng)態(tài)開(kāi)關(guān)特性六、三極管非門（反相器）3.5.2 TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)二、TTL反相器的電壓傳輸特性5V二、輸出特性1.高電平輸出特性2.低電平輸出特性三、TTL反相器輸入端負(fù)載特性3.5.4 TTL反相器的動(dòng)態(tài)特性傳輸延遲時(shí)間3.5.5 其他類型的TTL門電路一、其他邏輯功能的門電路一、其他邏輯功能的門電路1.TTL與與非門非門2.TTL或非門電路或非門電路3.TTL與或非與或非門4.TTL異或異或門二、二、集電極開(kāi)路的門電路（的門電

7、路（OC門）門）OC門輸出接法三、三態(tài)輸出門電路 （a）控制端高電平有效 （b）控制端低電平有效 是表征門電路的是表征門電路的開(kāi)關(guān)速度開(kāi)關(guān)速度的的參數(shù)，即門電路在輸入脈沖波形參數(shù)，即門電路在輸入脈沖波形的作用下，其的作用下，其輸出波形相對(duì)于輸輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)時(shí)間入波形延遲了多長(zhǎng)時(shí)間。tPLH：低電平轉(zhuǎn)換到高電平；：低電平轉(zhuǎn)換到高電平； 即即VI的上升沿的中點(diǎn)（幅值的的上升沿的中點(diǎn)（幅值的50）到）到VO下降沿的中點(diǎn)。下降沿的中點(diǎn)。tPHL：高電平轉(zhuǎn)換到低電平。高電平轉(zhuǎn)換到低電平。 即即VI的下降沿的中點(diǎn)到的下降沿的中點(diǎn)到VO上升沿的中點(diǎn)。上升沿的中點(diǎn)。2tPHLPLHPdtt平

8、均傳輸延遲時(shí)間：2 傳輸延遲時(shí)間傳輸延遲時(shí)間上升時(shí)間上升時(shí)間tr：低電平：低電平10%轉(zhuǎn)換到高電平轉(zhuǎn)換到高電平90%；下降時(shí)間下降時(shí)間tf：高電平高電平90%轉(zhuǎn)換轉(zhuǎn)換到低電平到低電平10%。3 功耗功耗靜態(tài)功耗：靜態(tài)功耗：電路中沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗；即門電路空載時(shí)電電路中沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗；即門電路空載時(shí)電源總電流源總電流ICC與電源電壓與電源電壓VCC的乘積。的乘積?？蛰d導(dǎo)通功耗空載導(dǎo)通功耗PON：輸出為低電平時(shí)的功耗。輸出為低電平時(shí)的功耗。截止功耗截止功耗POFF:輸出為高電平時(shí)的功耗。輸出為高電平時(shí)的功耗。動(dòng)態(tài)功耗：動(dòng)態(tài)功耗：發(fā)生在狀態(tài)轉(zhuǎn)換期間或有電容性負(fù)載時(shí)。發(fā)生在狀態(tài)轉(zhuǎn)換期間或有電

9、容性負(fù)載時(shí)。4 噪聲容限噪聲容限 表示門電路的表示門電路的抗干擾能力抗干擾能力。二值數(shù)字邏輯電路的。二值數(shù)字邏輯電路的優(yōu)點(diǎn)在于它優(yōu)點(diǎn)在于它的的輸入信號(hào)允許一定的容差輸入信號(hào)允許一定的容差。在數(shù)字系統(tǒng)中，各邏輯電路之間的。在數(shù)字系統(tǒng)中，各邏輯電路之間的連線可能會(huì)受到各種噪聲的干擾。噪聲疊加在工作信號(hào)上，只要連線可能會(huì)受到各種噪聲的干擾。噪聲疊加在工作信號(hào)上，只要奇幅度不超過(guò)邏輯電平允許的最小值或最大值，則輸出邏輯狀態(tài)奇幅度不超過(guò)邏輯電平允許的最小值或最大值，則輸出邏輯狀態(tài)可不受影響，通常將最大噪聲幅度稱為可不受影響，通常將最大噪聲幅度稱為噪聲容限噪聲容限。電路的噪聲容。電路的噪聲容限越大，抗干擾

10、能力越強(qiáng)。限越大，抗干擾能力越強(qiáng)。 數(shù)字電路一般由多級(jí)門電路組成，前一級(jí)驅(qū)動(dòng)門電路的輸出，數(shù)字電路一般由多級(jí)門電路組成，前一級(jí)驅(qū)動(dòng)門電路的輸出，是后一級(jí)負(fù)載門電路的輸入，是后一級(jí)負(fù)載門電路的輸入，當(dāng)前一級(jí)輸出高電平的最小值仍能當(dāng)前一級(jí)輸出高電平的最小值仍能滿足后級(jí)高電平輸入的最小值時(shí)滿足后級(jí)高電平輸入的最小值時(shí)，輸入高電平的噪聲容限為：，輸入高電平的噪聲容限為：高電平噪聲容限高電平噪聲容限VNH : VNH =VOH(min) VIH(min)同理得到低電平的噪聲容限為：同理得到低電平的噪聲容限為：低電平噪聲容限低電平噪聲容限VNL： VNL =VIL(max) VOL(max)拉電流負(fù)載拉電

11、流負(fù)載（負(fù)載電流從與非門流向外電路）：（負(fù)載電流從與非門流向外電路）： 驅(qū)動(dòng)門輸出為高電平驅(qū)動(dòng)門輸出為高電平:IIH由驅(qū)動(dòng)門出而流至負(fù)載門，負(fù)載門由驅(qū)動(dòng)門出而流至負(fù)載門，負(fù)載門的輸入電流為的輸入電流為IIH；當(dāng)負(fù)載門的個(gè)數(shù)增加，總拉電流增加，；當(dāng)負(fù)載門的個(gè)數(shù)增加，總拉電流增加，VOH要要降低；而門電路有標(biāo)準(zhǔn)輸出高電壓降低；而門電路有標(biāo)準(zhǔn)輸出高電壓VOH;從而限制了負(fù)載門的個(gè)數(shù)。從而限制了負(fù)載門的個(gè)數(shù)。（負(fù)載門）（驅(qū)動(dòng)門）IHOHOHIIN灌電流負(fù)載灌電流負(fù)載（負(fù)載電流從外電路流入與非門）：（負(fù)載電流從外電路流入與非門）： 驅(qū)動(dòng)門輸出為低電平；負(fù)載電流驅(qū)動(dòng)門輸出為低電平；負(fù)載電流IOL流入驅(qū)動(dòng)門，當(dāng)負(fù)載門流入驅(qū)動(dòng)門，當(dāng)負(fù)載門個(gè)數(shù)增加，總灌電流個(gè)數(shù)增加，總灌電流IOL將增加，將增加，VOL也也要升高；而門電路有標(biāo)要升高；而門電路有標(biāo)準(zhǔn)輸出低電壓準(zhǔn)輸出低電壓VOL;從而限制了負(fù)載門的個(gè)數(shù)。從而限制了負(fù)載門的個(gè)數(shù)。（負(fù)載門）（驅(qū)動(dòng)門）ILOLOLIIN5 扇入與扇出數(shù)扇入與扇