第12章存儲(chǔ)器及其接口ppt課件

1、第第12章章 存儲(chǔ)器及其接口存儲(chǔ)器及其接口 本章主要內(nèi)容1半導(dǎo)體存儲(chǔ)器及其典型芯片半導(dǎo)體存儲(chǔ)器及其典型芯片2存儲(chǔ)器接口技術(shù)存儲(chǔ)器接口技術(shù)3高速緩存高速緩存Cache技術(shù)技術(shù)12.1 存儲(chǔ)器概述存儲(chǔ)器概述12.1.1 存儲(chǔ)器的分類(lèi)存儲(chǔ)器的分類(lèi)12.1.2 存儲(chǔ)器的性能目的存儲(chǔ)器的性能目的計(jì)算機(jī)存儲(chǔ)器的性能目的很多，例如存儲(chǔ)容量、計(jì)算機(jī)存儲(chǔ)器的性能目的很多，例如存儲(chǔ)容量、存取速度、存儲(chǔ)器的可靠性、性能價(jià)錢(qián)比、功存取速度、存儲(chǔ)器的可靠性、性能價(jià)錢(qián)比、功耗等。耗等。就功能和接口技術(shù)而言，最重要的性能目的是存就功能和接口技術(shù)而言，最重要的性能目的是存儲(chǔ)器的存儲(chǔ)容量和存取速度。儲(chǔ)器的存儲(chǔ)容量和存取速度。1

2、. 存儲(chǔ)容量存儲(chǔ)容量存儲(chǔ)容量是存儲(chǔ)器可以包容的二進(jìn)制信息總量，存儲(chǔ)容量是存儲(chǔ)器可以包容的二進(jìn)制信息總量，即存儲(chǔ)信息的總位數(shù)即存儲(chǔ)信息的總位數(shù)(bits)，也稱(chēng)存儲(chǔ)器的位，也稱(chēng)存儲(chǔ)器的位容量。容量。設(shè)存儲(chǔ)器芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)位數(shù)分別是設(shè)存儲(chǔ)器芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)位數(shù)分別是p和和q，那么該存儲(chǔ)器芯片的編址單元總數(shù)為，那么該存儲(chǔ)器芯片的編址單元總數(shù)為2p，該存儲(chǔ)器芯片的位容量為該存儲(chǔ)器芯片的位容量為2pq。2. 存取速度存取速度存儲(chǔ)器的存取速度可用存儲(chǔ)器的存取速度可用“存取時(shí)間存取時(shí)間和和“存儲(chǔ)周存儲(chǔ)周期期這兩個(gè)時(shí)間參數(shù)來(lái)衡量。這兩個(gè)時(shí)間參數(shù)來(lái)衡量。“存取時(shí)間存取時(shí)間(Access Time)是指

3、從是指從CPU發(fā)出有發(fā)出有效存儲(chǔ)器地址從而啟動(dòng)一次存儲(chǔ)器讀效存儲(chǔ)器地址從而啟動(dòng)一次存儲(chǔ)器讀/寫(xiě)操作，寫(xiě)操作，到該讀到該讀/寫(xiě)操作完成所閱歷的時(shí)間。寫(xiě)操作完成所閱歷的時(shí)間。n“存儲(chǔ)周期存儲(chǔ)周期(memory cycle)是延續(xù)啟動(dòng)兩次獨(dú)立的是延續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的最小時(shí)間間隔。存儲(chǔ)器操作所需的最小時(shí)間間隔。n由于存儲(chǔ)器在完成讀由于存儲(chǔ)器在完成讀/寫(xiě)操作之后需求一段恢復(fù)時(shí)間，寫(xiě)操作之后需求一段恢復(fù)時(shí)間，所以通常存儲(chǔ)器的存儲(chǔ)周期略大于存儲(chǔ)器的存取時(shí)間。所以通常存儲(chǔ)器的存儲(chǔ)周期略大于存儲(chǔ)器的存取時(shí)間。n假設(shè)假設(shè)CPU在小于存儲(chǔ)周期的時(shí)間之內(nèi)延續(xù)啟動(dòng)兩次存在小于存儲(chǔ)周期的時(shí)間之內(nèi)延續(xù)啟動(dòng)兩次

4、存儲(chǔ)器訪(fǎng)問(wèn)，那么存取結(jié)果的正確性將不能得到保證。儲(chǔ)器訪(fǎng)問(wèn)，那么存取結(jié)果的正確性將不能得到保證。12.1.3 存儲(chǔ)系統(tǒng)的層次構(gòu)造存儲(chǔ)系統(tǒng)的層次構(gòu)造n單獨(dú)用同一種類(lèi)型的存儲(chǔ)器很難同時(shí)滿(mǎn)足容量大、速單獨(dú)用同一種類(lèi)型的存儲(chǔ)器很難同時(shí)滿(mǎn)足容量大、速度快及價(jià)錢(qián)低這三方面的要求。度快及價(jià)錢(qián)低這三方面的要求。n為了發(fā)揚(yáng)各種不同類(lèi)型存儲(chǔ)器的優(yōu)點(diǎn)，避開(kāi)其弱點(diǎn)，為了發(fā)揚(yáng)各種不同類(lèi)型存儲(chǔ)器的優(yōu)點(diǎn)，避開(kāi)其弱點(diǎn)，應(yīng)把它們合理地組織起來(lái)，這就出現(xiàn)了存儲(chǔ)系統(tǒng)層次應(yīng)把它們合理地組織起來(lái)，這就出現(xiàn)了存儲(chǔ)系統(tǒng)層次構(gòu)造的概念。構(gòu)造的概念。n實(shí)踐計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器層次構(gòu)造如圖實(shí)踐計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器層次構(gòu)造如圖12.1所示。所示。n

5、 圖圖12.1 存儲(chǔ)系統(tǒng)的層次構(gòu)造存儲(chǔ)系統(tǒng)的層次構(gòu)造CPU存放器組高速緩存 (Cache)M1M4M3M2Mn外存1外存4外存3外存2外存m虛存( virtual memory )主存外存n上述四級(jí)存儲(chǔ)系統(tǒng)也可看成兩個(gè)二級(jí)系統(tǒng)：n 高速緩存主存； n 主存外存。n這兩個(gè)二級(jí)系統(tǒng)的根本功能和設(shè)計(jì)目的是不一樣的，前者的主要目的是為提高CPU訪(fǎng)問(wèn)存儲(chǔ)器的速度，而后者是為了彌補(bǔ)主存容量的缺乏。12.1.4 內(nèi)存儲(chǔ)器的根本構(gòu)造及其數(shù)據(jù)組織內(nèi)存儲(chǔ)器的根本構(gòu)造及其數(shù)據(jù)組織1. 內(nèi)存儲(chǔ)器根本構(gòu)造內(nèi)存儲(chǔ)器根本構(gòu)造計(jì)算機(jī)內(nèi)存儲(chǔ)器的根本構(gòu)造及其與計(jì)算機(jī)內(nèi)存儲(chǔ)器的根本構(gòu)造及其與CPU的銜接情的銜接情況如圖況如圖12.

6、2所示，其中虛線(xiàn)框內(nèi)為內(nèi)存儲(chǔ)器。所示，其中虛線(xiàn)框內(nèi)為內(nèi)存儲(chǔ)器。該圖中表示了內(nèi)存儲(chǔ)器與該圖中表示了內(nèi)存儲(chǔ)器與CPU之間的地址、數(shù)之間的地址、數(shù)據(jù)以及控制信息的流動(dòng)概略。據(jù)以及控制信息的流動(dòng)概略。圖圖12.2 內(nèi)存儲(chǔ)器根本構(gòu)造內(nèi)存儲(chǔ)器根本構(gòu)造CPU時(shí)序與控制MAR地址譯碼器讀/寫(xiě)驅(qū)動(dòng)器MDR存儲(chǔ)體存儲(chǔ)體MB存儲(chǔ)單元存儲(chǔ)單元控制總線(xiàn)N位數(shù)據(jù)總線(xiàn)位數(shù)據(jù)總線(xiàn)M位地址總線(xiàn)位地址總線(xiàn)2. 內(nèi)存儲(chǔ)器中的數(shù)據(jù)組織內(nèi)存儲(chǔ)器中的數(shù)據(jù)組織在計(jì)算機(jī)系統(tǒng)中，作為一個(gè)整體一次讀出或?qū)懭朐谟?jì)算機(jī)系統(tǒng)中，作為一個(gè)整體一次讀出或?qū)懭氪鎯?chǔ)器的數(shù)據(jù)稱(chēng)為存儲(chǔ)器的數(shù)據(jù)稱(chēng)為“存儲(chǔ)字存儲(chǔ)字。存儲(chǔ)字的位數(shù)。存儲(chǔ)字的位數(shù)稱(chēng)為稱(chēng)為“字長(zhǎng)字長(zhǎng)。不同

7、機(jī)器的字長(zhǎng)有所不同，例如：不同機(jī)器的字長(zhǎng)有所不同，例如：8位機(jī)位機(jī)(如如8080/8085)的存儲(chǔ)字是的存儲(chǔ)字是8位字長(zhǎng)位字長(zhǎng)(即即一個(gè)字節(jié)一個(gè)字節(jié))；16位機(jī)位機(jī)(如如8086)的存儲(chǔ)字是的存儲(chǔ)字是16位字長(zhǎng)；位字長(zhǎng)；32位機(jī)位機(jī)(如如80386、80486及及Pentium等等)的存的存儲(chǔ)字是儲(chǔ)字是32位字長(zhǎng)位字長(zhǎng)。 一個(gè)多字節(jié)的存儲(chǔ)字在內(nèi)存中的存放情況通常有兩種不同的格式:一種是如在Intel 80 x86系統(tǒng)中那樣。一個(gè)多字節(jié)的存儲(chǔ)字的地址是多個(gè)延續(xù)字節(jié)單元中最低端字節(jié)單元的地址，而此最低端存儲(chǔ)單元中存放的是多字節(jié)存儲(chǔ)字中最低字節(jié)。例如，32位(4字節(jié))的存儲(chǔ)字11223344H在內(nèi)存

8、中的存放情況如圖12.3(a)所示，該32位存儲(chǔ)字的地址即是10000H。這種數(shù)據(jù)存放格式有人稱(chēng)其為“小尾存儲(chǔ)格式(little endian memory format)；n另一種存放格式剛好是相反的陳列情況另一種存放格式剛好是相反的陳列情況.n例如，在例如，在Motorola的的680 x0系統(tǒng)中，系統(tǒng)中，32位存位存儲(chǔ)字儲(chǔ)字 11223344H的存放情況如圖的存放情況如圖12.3(b)所示所示.n 高字節(jié)數(shù)據(jù)高字節(jié)數(shù)據(jù)11H存放在最低地址單元存放在最低地址單元10000H中，中，32位的存儲(chǔ)字的地址位的存儲(chǔ)字的地址10000H指向最高字指向最高字節(jié)的存儲(chǔ)單元。節(jié)的存儲(chǔ)單元。n有人稱(chēng)這種存

9、放格式為有人稱(chēng)這種存放格式為“大尾存儲(chǔ)格式大尾存儲(chǔ)格式(big endian memory format)。圖圖12.3 多字節(jié)存儲(chǔ)字的兩種不同存放方式多字節(jié)存儲(chǔ)字的兩種不同存放方式44H33H22H11H11H22H33H44H10000H10001H10002H10003H10003H 10002H10001H 10000H(a) Intel 80 x86系統(tǒng)中系統(tǒng)中(b) Motorola 680 x0系統(tǒng)中系統(tǒng)中12.2 半導(dǎo)體存儲(chǔ)器及其典型芯片半導(dǎo)體存儲(chǔ)器及其典型芯片n半導(dǎo)體存儲(chǔ)器從存儲(chǔ)器任務(wù)特點(diǎn)及功能的角度，可分為讀寫(xiě)存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM兩大類(lèi)，其詳細(xì)分類(lèi)如圖12.4所示

10、。n本節(jié)將對(duì)RAM和ROM的任務(wù)原理及典型芯片進(jìn)展分析和引見(jiàn)。圖圖12.4 半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器EEPROMEPROMPROM掩膜式掩膜式ROM動(dòng)態(tài)動(dòng)態(tài)RAMDRAM靜態(tài)靜態(tài)RAMSRAM可讀寫(xiě)存儲(chǔ)器可讀寫(xiě)存儲(chǔ)器RAM只讀存儲(chǔ)器只讀存儲(chǔ)器ROMVolatile memoryNon-Volatile memory 12.2.1 可讀寫(xiě)存儲(chǔ)器可讀寫(xiě)存儲(chǔ)器RAM1. 靜態(tài)靜態(tài)RAM(SRAM)(1) 靜態(tài)靜態(tài)RAM的根本存儲(chǔ)單元的根本存儲(chǔ)單元根本存儲(chǔ)單元根本存儲(chǔ)單元(cells)是組成存儲(chǔ)器的根底和中心，是組成存儲(chǔ)器的根底和中心，用于存儲(chǔ)一位二進(jìn)制代碼用于存儲(chǔ)

11、一位二進(jìn)制代碼“0或者或者“1。 靜態(tài)靜態(tài)RAM的根本存儲(chǔ)單元通常由的根本存儲(chǔ)單元通常由6個(gè)個(gè)MOS管管組成，如圖組成，如圖12.5所示。所示。 圖圖12.5 六管靜態(tài)六管靜態(tài)RAM根本存儲(chǔ)單元根本存儲(chǔ)單元T6T8T7T5T3T4T2T1VccABD0X地址譯碼線(xiàn)(I/O)(I/O)接Y地址譯碼線(xiàn)D0SRAM的主要特點(diǎn)的主要特點(diǎn)n靜態(tài)RAM存儲(chǔ)電路MOS管較多，集成度不高，同時(shí)由于T1、T2管必定有一個(gè)導(dǎo)通，因此功耗較大。n靜態(tài)RAM的優(yōu)點(diǎn)是不需求刷新電路，從而簡(jiǎn)化了外部控制邏輯電路，此外靜態(tài)RAM存取速度比動(dòng)態(tài)RAM快，因此通常用作微型計(jì)算機(jī)系統(tǒng)中的高速緩存(Cache)。(2) 靜態(tài)靜態(tài)R

12、AM芯片舉例芯片舉例常用的靜態(tài)常用的靜態(tài)RAM芯片主要有芯片主要有6116、 6264、 62256、 628128等。等。下面重點(diǎn)引見(jiàn)下面重點(diǎn)引見(jiàn)6116芯片。芯片。 6116芯片是芯片是2K8位的高速靜態(tài)位的高速靜態(tài)CMOS可讀寫(xiě)可讀寫(xiě)存儲(chǔ)器，存儲(chǔ)器， 片內(nèi)共有片內(nèi)共有16384個(gè)根本存儲(chǔ)單元。個(gè)根本存儲(chǔ)單元。 6116的引腳如圖的引腳如圖12.6所示。所示。6116的內(nèi)部功能框圖如圖的內(nèi)部功能框圖如圖12.7所示。所示。圖圖12.6 6116芯片引腳圖芯片引腳圖表表12-1 6116芯片的任務(wù)方式芯片的任務(wù)方式工作方式001讀讀010寫(xiě)寫(xiě)1未選CSWEOE圖圖12.7 6116芯片內(nèi)部功

13、能框圖芯片內(nèi)部功能框圖行譯碼列 I/O列譯碼輸入數(shù)據(jù)控制存儲(chǔ)器陣列128 128A4A10I/O1I/O8CSOEWEA0A3A2A1VccGND(3) 靜態(tài)靜態(tài)RAM組成的存儲(chǔ)矩陣和存儲(chǔ)模塊組成的存儲(chǔ)矩陣和存儲(chǔ)模塊在微型計(jì)算機(jī)系統(tǒng)中，常利用存儲(chǔ)矩陣和存儲(chǔ)模在微型計(jì)算機(jī)系統(tǒng)中，常利用存儲(chǔ)矩陣和存儲(chǔ)模塊組織內(nèi)存空間。下面簡(jiǎn)單引見(jiàn)如何運(yùn)用靜態(tài)塊組織內(nèi)存空間。下面簡(jiǎn)單引見(jiàn)如何運(yùn)用靜態(tài)RAM構(gòu)造存儲(chǔ)矩陣和存儲(chǔ)模塊。構(gòu)造存儲(chǔ)矩陣和存儲(chǔ)模塊。2141芯片是芯片是4K1位的靜態(tài)位的靜態(tài)RAM，即它有，即它有4K個(gè)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元的位數(shù)為存儲(chǔ)單元，每個(gè)存儲(chǔ)單元的位數(shù)為1位，其引位，其引腳規(guī)劃如圖腳規(guī)劃

14、如圖12.8所示。所示。圖圖12.9那么是利用那么是利用2141芯片構(gòu)造芯片構(gòu)造16K8位存位存儲(chǔ)矩陣的框圖。儲(chǔ)矩陣的框圖。圖圖12.8 2141芯片引腳圖芯片引腳圖VccA10A7A6GND198765432181011121314151617A0WEDoutA5A4A3A2A1DinCSA11A9A8圖圖12.9 用用4kx1位芯片組成位芯片組成16kx8位存儲(chǔ)矩陣位存儲(chǔ)矩陣 Memory System Design Using ICs nMemory system designers use commercially available RAM chips to design large

15、r memory systems:the major steps in such memory designs are the following:n1. Based on speed and cost parameters,determining the types of memory ICs(static or dynamic) to be used in the design.n2. Selecting an available IC of the type selected above,based on access time requirements and other physic

16、al parameters,such as the restriction on the number of chips that can be used and the power requirements .It is generally better to select an IC with the largest capacity in order to reduce the number of ICs the system.n3. Determining the number of ICs neededN=(total memory capacity)/(chip capacity)

17、. 4. Arranging the above N ICs in a P*Q matrix,where Q=(number of bits per word in memory system)/(number of bits per word in the ICs) and P=N/Q.5. Designing the decoding circuitry to selcet a unique word corresponding to each address. We have not addressed the issue of memory control in this design

18、 procedure.The control unit of the computer system,of which the memory is a part,should produce control signals to strobe the address into the MAR,enable read/write .and gate the data in and out of MBR at appropriate times.nThe following example illustrates the design.nExample 3.4 nDesign a 4K*8 mem

19、ory .using Intel 2114 RAM chips n1、Number of chips needed n = Total memory capacity/chip capacityn n = =8n2、The memory sysetem MAR will have 12 bits,since 4K = 4 1024 = ,the MBR will have 8 bits.n3、Since 2114s are organized with four bits per word .two chips are used in forming a memory word of eigh

20、t bits .Thus,the eight 2114s are arranged in four rows,with two chips per row.4K18K4212n4. The 2114 has 10 address lines.The least significant 10 bits of the memory system MAR are connected to the 10 address lines of each 2114.A 2-to-4 decoder is used to decode the most significant two bits of the M

21、AR,to select one of the four rows of 2114 chips through the CS signal on each 2114 chips .n5. I/O lines of chips in each row are connected to the MBR .Note that these I/O lines are configured as tristate .The WE lines of all the 2114 chips are tied together to form the system WE.n nThe memory system

22、 is shown in Figure 3.25.nNote that the number of bits in the memory word can be increased in multiples of 4 simply by including additional columns of chips.If the number of words needs to be extended beyond 4K , additional decoding circuitry will be needed.n當(dāng)存儲(chǔ)器容量較大時(shí)，就需求在存儲(chǔ)矩陣的根底上采用模塊式構(gòu)造組織整個(gè)內(nèi)存空間 。n圖

23、12.10 給出了一個(gè)64K8位靜態(tài)RAM模塊的詳細(xì)線(xiàn)路圖。圖圖12.10 一個(gè)一個(gè)64Kx8位靜態(tài)位靜態(tài)RAM存儲(chǔ)模塊存儲(chǔ)模塊16 K8靜態(tài) RAM模塊選擇譯碼器寫(xiě)脈沖發(fā)生器8286(2片 )芯片允許信號(hào)邏輯電路WECEA13 A0D7 D0OETAB第 1組第 2組第 3組CE3CE2CE1CE0D7 D0ABOETA15A14A13 A0A15 A0A19 A16寫(xiě)控 MWTC讀控 MRDC8286(1 片 )讀 /寫(xiě)控制第 0 組地址總線(xiàn)A19 A0n在圖12.10所示的這種存儲(chǔ)器模塊構(gòu)造中，CPU輸出的地址信號(hào)實(shí)踐上被劃分為三個(gè)層次(字段)來(lái)運(yùn)用：n高4位地址(A19A16)作“模塊

24、選擇之用；n接下來(lái)的2位(A15、A14)作為“組選擇；n剩下的14位(A13A0)作為存儲(chǔ)芯片的“片內(nèi)地址，片內(nèi)地址用以選擇芯片中的存儲(chǔ)單元。n整個(gè)地址的分配情況如圖12.11所示。圖圖12.11 存儲(chǔ)地址的分配存儲(chǔ)地址的分配A13A0A15A14A19A16A13A0A15A14A19A16模塊選擇組選擇片內(nèi)選擇n例例12.1 n某計(jì)算機(jī)內(nèi)存系統(tǒng)由某計(jì)算機(jī)內(nèi)存系統(tǒng)由32K1位的位的SRAM芯片構(gòu)成，內(nèi)芯片構(gòu)成，內(nèi)存容量為存容量為1M字節(jié)，采用模塊構(gòu)造，每個(gè)模塊字節(jié)，采用模塊構(gòu)造，每個(gè)模塊128K字字節(jié)，每個(gè)模塊分節(jié)，每個(gè)模塊分4組。組。n 試計(jì)算為構(gòu)成該存儲(chǔ)器所需的芯片數(shù)，并給出地試計(jì)算為

25、構(gòu)成該存儲(chǔ)器所需的芯片數(shù)，并給出地址分配情況址分配情況(“模塊選擇模塊選擇、“組選擇組選擇、“片內(nèi)地址片內(nèi)地址各占哪幾位各占哪幾位)。n解解:n為構(gòu)成該存儲(chǔ)器共需給定芯片：為構(gòu)成該存儲(chǔ)器共需給定芯片： 1M8 / 32K1256(片片)n由于內(nèi)存容量為由于內(nèi)存容量為1M字節(jié)，所以?xún)?nèi)存地址為字節(jié)，所以?xún)?nèi)存地址為20位位(A19A0)。n 根據(jù)此題條件，詳細(xì)分配如圖根據(jù)此題條件，詳細(xì)分配如圖12.12所示。所示。圖圖12.12 例例12.1的地址分配的地址分配A14A0A16A15A19A17A14A0A16A15A19A17模塊選擇組選擇片內(nèi)選擇2. 動(dòng)態(tài)動(dòng)態(tài)RAM(DRAM)(1) DRAM根

26、本存儲(chǔ)單元電路根本存儲(chǔ)單元電路與靜態(tài)與靜態(tài)RAM一樣，動(dòng)態(tài)一樣，動(dòng)態(tài)RAM也是由許多也是由許多“根本根本存儲(chǔ)單元存儲(chǔ)單元(cells)按行、列方式構(gòu)成的二維存按行、列方式構(gòu)成的二維存儲(chǔ)矩陣來(lái)組成的。儲(chǔ)矩陣來(lái)組成的。目前，動(dòng)態(tài)目前，動(dòng)態(tài)RAM根本存儲(chǔ)單元是由一個(gè)根本存儲(chǔ)單元是由一個(gè)MOS管管和一個(gè)小電容構(gòu)成，故稱(chēng)和一個(gè)小電容構(gòu)成，故稱(chēng)“單管動(dòng)態(tài)單管動(dòng)態(tài)RAM根根本存儲(chǔ)單元電路本存儲(chǔ)單元電路，其構(gòu)造如圖，其構(gòu)造如圖12.13所示。所示。圖圖12.13 單管動(dòng)態(tài)單管動(dòng)態(tài)RAM根本存儲(chǔ)單元電路根本存儲(chǔ)單元電路刷新刷新放大器放大器列選擇信號(hào)列選擇信號(hào)行選擇信號(hào)行選擇信號(hào)數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出線(xiàn)輸出線(xiàn)根本

27、存儲(chǔ)單元根本存儲(chǔ)單元TCn由于任何電容均存在漏電效應(yīng)，所以經(jīng)過(guò)一段時(shí)間后電容上的電荷會(huì)流失殆盡，所存信息也就喪失了。n對(duì)電容漏電而引起信息喪失這個(gè)問(wèn)題的處理方法是定期地對(duì)內(nèi)存中一切動(dòng)態(tài)RAM存儲(chǔ)單元進(jìn)展刷新(refresh)，使原來(lái)表示邏輯“1電容上的電荷得到補(bǔ)充，而原來(lái)表示邏輯“0的電容仍堅(jiān)持無(wú)電荷形狀。n刷新是逐行進(jìn)展的。圖圖12.14動(dòng)態(tài)動(dòng)態(tài)RAM存儲(chǔ)器陣列存儲(chǔ)器陣列DRAM 的主要特點(diǎn)的主要特點(diǎn)n與靜態(tài)RAM相比，動(dòng)態(tài)RAM根本存儲(chǔ)電路所用的MOS管少，從而可以提高存儲(chǔ)器的存儲(chǔ)密度并降低功耗。n動(dòng)態(tài)RAM的缺陷是存取速度比靜態(tài)RAM慢；需求定時(shí)刷新，因此需添加相應(yīng)的刷新支持電路；n此外

28、，在刷新期間CPU不能對(duì)內(nèi)存模塊啟動(dòng)讀/寫(xiě)操作，從而損失了一部分有效存儲(chǔ)器訪(fǎng)問(wèn)時(shí)間。nDRAM的高存儲(chǔ)密度、低功耗及每位價(jià)錢(qián)廉價(jià)的突出優(yōu)點(diǎn)，使之非常適用于在需求較大存儲(chǔ)容量的系統(tǒng)中用作主存儲(chǔ)器?，F(xiàn)代PC機(jī)均采用各種類(lèi)型的DRAM作為可讀寫(xiě)主存。(2) DRAM芯片的引腳信號(hào)及讀寫(xiě)操作芯片的引腳信號(hào)及讀寫(xiě)操作 為了詳細(xì)了解動(dòng)態(tài)RAM存儲(chǔ)器的任務(wù)機(jī)理，清楚地了解DRAM芯片的主要引腳信號(hào)及其讀寫(xiě)特性是非常必要的。下面以一個(gè)1M1位的DRAM芯片為例進(jìn)展概要闡明。該芯片的引腳信號(hào)情況如圖12.15所示。圖圖12.15 DRAM芯片引腳信號(hào)芯片引腳信號(hào)A0RASCASDoutDinWEA1A2A3A4

29、A5A6A7A8A9圖圖12.16 DRAM芯片的操作時(shí)序芯片的操作時(shí)序 DinRASCASWE地址Dout讀數(shù)據(jù)行地址列地址列地址行地址寫(xiě)數(shù)據(jù)Tcycle(3) DRAM芯片舉例芯片舉例nMotorola MCM 511000A是1M1位的高速DRAM芯片，片內(nèi)共有1048576個(gè)根本存儲(chǔ)單元。n圖12.17是MCM 511000A的引腳分布圖。n在芯片的20個(gè)引腳中，A0A9是10條地址線(xiàn)，被行地址輸入和列地址輸入分時(shí)復(fù)用，以減少引腳數(shù)目；D和Q分別是數(shù)據(jù)輸入和數(shù)據(jù)輸出線(xiàn)；VCC是電源線(xiàn)，VSS是接地線(xiàn)；n此外，控制信號(hào)線(xiàn)有： 讀/寫(xiě)控制W(高電平為讀操作，低電平為寫(xiě)操作)、行地址選通RA

30、S、列地址選通CAS、測(cè)試功能控制TF(Test Function)、無(wú)銜接NC(未用)。nMCM 511000A芯片內(nèi)部功能框圖如圖12.18所示。圖圖12.17 511000A引腳圖引腳圖VssCAS1109876543215161718192011121413DA0NCTFRASWVccA2A1A3A9A7A8A5A4A6QNC圖圖12.18 MCM 511000A內(nèi)部功能框圖內(nèi)部功能框圖12.2.2 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM1. 掩膜式ROM(Masked ROM)2. 可編程只讀存儲(chǔ)器PROM(Programmable ROM)3. 可擦除可編程只讀存儲(chǔ)器EPROM(Erasabl

31、e PROM)EPROM的根本存儲(chǔ)單元EPROM根本存儲(chǔ)單元大多采用浮柵MOS管(Floating gate Avalanche injection MOS，簡(jiǎn)記為FAMOS管，浮柵雪崩注入MOS管)。FAMOS管有P溝和N溝兩種，P溝浮柵MOS管EPROM根本存儲(chǔ)電路如圖12.25(a)所示。圖圖12.25 P溝道浮柵溝道浮柵MOS管管EPROM的存儲(chǔ)電路的存儲(chǔ)電路N襯底P+P+ + +S(源極)SiO2浮柵D(漏極)DSVcc位線(xiàn)輸出位線(xiàn)浮柵管行線(xiàn)EPROM芯片上方有一個(gè)石英玻璃窗口，當(dāng)用一定波長(zhǎng)(如2537 A)一定光強(qiáng)(如12000 w/cm的紫外線(xiàn)透過(guò)窗口照射時(shí)，一切存儲(chǔ)電路中浮柵上

32、的電荷會(huì)構(gòu)成光電流泄放掉，使浮柵恢復(fù)初態(tài)。普通照射2030分鐘后，讀出各單元的內(nèi)容均為FFH，闡明EPROM中內(nèi)容已被擦除。4. 電可擦除可編程只讀存儲(chǔ)器電可擦除可編程只讀存儲(chǔ)器EEPROM(Electrically EPROM)EPROM雖然可以多次編程，具有較好的靈敏性，雖然可以多次編程，具有較好的靈敏性，但在整個(gè)芯片中即使只需一個(gè)二進(jìn)制位需求修但在整個(gè)芯片中即使只需一個(gè)二進(jìn)制位需求修正，也必需將芯片從機(jī)器正，也必需將芯片從機(jī)器(或板卡或板卡)上拔下來(lái)利上拔下來(lái)利用紫外線(xiàn)光源擦除后重寫(xiě)，因此給實(shí)踐運(yùn)用帶用紫外線(xiàn)光源擦除后重寫(xiě)，因此給實(shí)踐運(yùn)用帶來(lái)不便。來(lái)不便。電可擦除可編程只讀存儲(chǔ)器電可擦除

33、可編程只讀存儲(chǔ)器EEPROM也稱(chēng)也稱(chēng)E2PROM。E2PROM管子的構(gòu)造表示圖如圖管子的構(gòu)造表示圖如圖12.28所示。所示。圖圖12.28 EEPROM構(gòu)造表示圖構(gòu)造表示圖n在EEPROM中，使浮動(dòng)?xùn)艓想姾膳c消去電荷的方法與EPROM是不同的。n在EEPROM中，漏極上面添加了一個(gè)隧道二極管，它在第二柵極(控制柵)與漏極之間的電壓VG的作用下(實(shí)踐為電場(chǎng)作用下)，可以使電荷經(jīng)過(guò)它流向浮空柵，即起編程作用；n假設(shè)VG的極性相反也可以使電荷從浮動(dòng)?xùn)帕飨蚵O，即起擦除作用。編程與擦除所用的電流是極小的，可用普通的電源供應(yīng)。n與EPROM擦除時(shí)把整個(gè)芯片的內(nèi)容全變成“1不同，EEPROM的擦除可以按

34、字節(jié)分別進(jìn)展，這是EEPROM的優(yōu)點(diǎn)之一。n字節(jié)的編程和擦除都只需10ms，并且不需求將芯片從機(jī)器上拔下以及諸如用紫外線(xiàn)光源照射等特殊操作，因此可以在線(xiàn)進(jìn)展擦除和編程寫(xiě)入。n這就特別適宜在現(xiàn)代嵌入式系統(tǒng)中用EEPROM保管一些偶爾需求修正的少量數(shù)據(jù)。5. 閃存閃存(FLASH MEMORY)閃存也稱(chēng)快擦寫(xiě)存儲(chǔ)器，有人也簡(jiǎn)稱(chēng)之閃存也稱(chēng)快擦寫(xiě)存儲(chǔ)器，有人也簡(jiǎn)稱(chēng)之Flash。從根本任務(wù)原理上看，閃存屬于從根本任務(wù)原理上看，閃存屬于ROM型存儲(chǔ)器，型存儲(chǔ)器，但由于它又可以隨時(shí)改寫(xiě)其中的信息，所以從但由于它又可以隨時(shí)改寫(xiě)其中的信息，所以從功能上看，它又相當(dāng)于隨機(jī)存儲(chǔ)器功能上看，它又相當(dāng)于隨機(jī)存儲(chǔ)器RAM

35、。從這個(gè)意義上說(shuō)，傳統(tǒng)的從這個(gè)意義上說(shuō)，傳統(tǒng)的ROM與與RAM的界限和的界限和區(qū)別在閃存上已不明顯。區(qū)別在閃存上已不明顯。(1) 閃存的主要特點(diǎn)閃存的主要特點(diǎn) 可按字節(jié)、區(qū)塊或頁(yè)面快速進(jìn)展擦除和編程可按字節(jié)、區(qū)塊或頁(yè)面快速進(jìn)展擦除和編程操作，也可按整片進(jìn)展擦除和編程，其頁(yè)面訪(fǎng)操作，也可按整片進(jìn)展擦除和編程，其頁(yè)面訪(fǎng)問(wèn)速度可達(dá)幾十至問(wèn)速度可達(dá)幾十至200ns； 片內(nèi)有命令存放器和形狀存放器，因此具有片內(nèi)有命令存放器和形狀存放器，因此具有內(nèi)部編程控制邏輯，當(dāng)進(jìn)展擦除和編程寫(xiě)入時(shí)，內(nèi)部編程控制邏輯，當(dāng)進(jìn)展擦除和編程寫(xiě)入時(shí)，可由內(nèi)部邏輯控制操作?？捎蓛?nèi)部邏輯控制操作。n 采用命令方式可以使閃存進(jìn)入各種

36、不同的任務(wù)方式，例如整片擦除、按頁(yè)擦除、整片編程、分頁(yè)編程、字節(jié)編程、進(jìn)入備用方式、讀識(shí)別碼等；n 可進(jìn)展在線(xiàn)擦除與編程，擦除和編程寫(xiě)入均無(wú)需把芯片取下；n 某些產(chǎn)品可自行產(chǎn)生編程電壓(VPP)，因此只用VCC供電，在通常的任務(wù)形狀下即可實(shí)現(xiàn)編程操作；n 可實(shí)現(xiàn)很高的信息存儲(chǔ)密度。(2) 閃存的單元電路構(gòu)造閃存的單元電路構(gòu)造假設(shè)浮空柵上保管有電荷，那么在源假設(shè)浮空柵上保管有電荷，那么在源(S)、漏、漏(D)極之間構(gòu)成導(dǎo)電溝道，到達(dá)一種穩(wěn)定形狀，可極之間構(gòu)成導(dǎo)電溝道，到達(dá)一種穩(wěn)定形狀，可以定義該根本存儲(chǔ)單元電路保管信息以定義該根本存儲(chǔ)單元電路保管信息“0；假設(shè)浮空柵上沒(méi)有電荷存在，那么在源、漏之

37、間假設(shè)浮空柵上沒(méi)有電荷存在，那么在源、漏之間無(wú)法構(gòu)成導(dǎo)電溝道，為另一種穩(wěn)定形狀，可以無(wú)法構(gòu)成導(dǎo)電溝道，為另一種穩(wěn)定形狀，可以定義它保管信息定義它保管信息“1。圖圖12.30 閃存的根本存儲(chǔ)單元電路構(gòu)造、邏輯符號(hào)及存儲(chǔ)陣列閃存的根本存儲(chǔ)單元電路構(gòu)造、邏輯符號(hào)及存儲(chǔ)陣列(a)電路構(gòu)造及邏輯符號(hào)電路構(gòu)造及邏輯符號(hào)(b)存儲(chǔ)陣列存儲(chǔ)陣列 圖圖12.31 閃存的擦除與編程閃存的擦除與編程(a)擦除：從浮空柵移走電荷擦除：從浮空柵移走電荷(b)編程：向浮空柵添加電荷編程：向浮空柵添加電荷 (3) 閃存芯片舉例閃存芯片舉例閃存芯片的種類(lèi)型號(hào)很多，表閃存芯片的種類(lèi)型號(hào)很多，表12-5列出了列出了28F系系列的

38、幾種典型電路的型號(hào)、位密度及存儲(chǔ)容量。列的幾種典型電路的型號(hào)、位密度及存儲(chǔ)容量。表表12-5 幾種閃存電路幾種閃存電路Flash密度(位)容量(字節(jié))28F256256K32K28F512512K64K28F0101M128K28F0202M256K圖圖12.32 28F256引腳信號(hào)引腳信號(hào)28F256FlashMemoryA14A0_WE_OE_CE控制信號(hào)地址信號(hào)數(shù)據(jù)信號(hào)DQ7DQ0圖圖12.33 28F256的內(nèi)部構(gòu)造框圖的內(nèi)部構(gòu)造框圖12.3 存儲(chǔ)器接口技術(shù)存儲(chǔ)器接口技術(shù)12.3.1 存儲(chǔ)器與存儲(chǔ)器與CPU銜接時(shí)應(yīng)思索的問(wèn)題銜接時(shí)應(yīng)思索的問(wèn)題 1. CPU總線(xiàn)的負(fù)載才干總線(xiàn)的負(fù)載才干

39、 2. CPU的時(shí)序和存儲(chǔ)器的存取速度之間的時(shí)序和存儲(chǔ)器的存取速度之間的配合的配合 3. 存儲(chǔ)器的地址分配和片選存儲(chǔ)器的地址分配和片選 4. 控制信號(hào)的銜接控制信號(hào)的銜接12.3.2 存儲(chǔ)器接口中的片選控制存儲(chǔ)器接口中的片選控制1. 地址譯碼器地址譯碼器CPU對(duì)存儲(chǔ)器進(jìn)展讀寫(xiě)時(shí)，首先要對(duì)存儲(chǔ)芯片進(jìn)對(duì)存儲(chǔ)器進(jìn)展讀寫(xiě)時(shí)，首先要對(duì)存儲(chǔ)芯片進(jìn)展選擇展選擇(稱(chēng)為片選稱(chēng)為片選)，然后從被選中的存儲(chǔ)芯片，然后從被選中的存儲(chǔ)芯片中選擇所要讀寫(xiě)的存儲(chǔ)單元。中選擇所要讀寫(xiě)的存儲(chǔ)單元。片選是經(jīng)過(guò)地址譯碼來(lái)實(shí)現(xiàn)的，片選是經(jīng)過(guò)地址譯碼來(lái)實(shí)現(xiàn)的，74LS是一種常是一種常用的譯碼器電路，其引腳和邏輯電路圖如圖用的譯碼器電路

40、，其引腳和邏輯電路圖如圖12.34所示。所示。圖圖12.34 74LS引腳和邏輯電路圖引腳和邏輯電路圖表表12-7 74LS的功能表的功能表G1G2AG2BCBA譯碼器的輸出譯碼器的輸出100000Y0=0，其余均為，其余均為1100001Y1=0，其余均為，其余均為1100010Y2=0，其余均為，其余均為1100011Y3=0，其余均為，其余均為1100100Y4=0，其余均為，其余均為1100101Y5=0，其余均為，其余均為1100110Y6=0，其余均為，其余均為1100111Y7=0，其余均為，其余均為1其余情況其余情況Y7Y0全為全為02. 實(shí)現(xiàn)片選控制的三種方式實(shí)現(xiàn)片選控制的三

41、種方式(1) 全譯碼方式全譯碼方式全譯碼方式就是除了將地址總線(xiàn)的低位地址直接全譯碼方式就是除了將地址總線(xiàn)的低位地址直接連至各存儲(chǔ)芯片的地址線(xiàn)外，將一切余下的高連至各存儲(chǔ)芯片的地址線(xiàn)外，將一切余下的高位地址全部用于譯碼，譯碼輸出作為各存儲(chǔ)芯位地址全部用于譯碼，譯碼輸出作為各存儲(chǔ)芯片的片選信號(hào)。片的片選信號(hào)。優(yōu)點(diǎn)是存儲(chǔ)器中每一存儲(chǔ)單元都有獨(dú)一確定的地優(yōu)點(diǎn)是存儲(chǔ)器中每一存儲(chǔ)單元都有獨(dú)一確定的地址。址。缺陷是譯碼電路比較復(fù)雜缺陷是譯碼電路比較復(fù)雜(相對(duì)于部分譯碼相對(duì)于部分譯碼)。一個(gè)采用全譯碼方式實(shí)現(xiàn)片選控制的一個(gè)采用全譯碼方式實(shí)現(xiàn)片選控制的RAM子系子系統(tǒng)如圖統(tǒng)如圖12.35所示。所示。圖圖12.3

42、5 采用全譯碼方式實(shí)現(xiàn)片選控制的采用全譯碼方式實(shí)現(xiàn)片選控制的RAM子系統(tǒng)子系統(tǒng)2134n這種片選控制方式可以提供對(duì)整個(gè)存儲(chǔ)空間的尋址才干。n即使不需求運(yùn)用全部地址空間也可采用全譯碼方式，多余的譯碼輸出(如圖12.35中的Y4Y7)暫時(shí)不用，n 可留作需求時(shí)擴(kuò)展。表表12-8 各存儲(chǔ)芯片的地址范圍各存儲(chǔ)芯片的地址范圍芯片芯片高位地址高位地址低位地址低位地址地址范圍地址范圍A19A18A17A16A15A14A13A12A11A10A9A8A01111110000000 0F8000HF87FFH(2KB)111110000111 12111110001000 0F8800HF8FFFH(2KB)

43、111110001111 13111110010000 0F9000HF97FFH(2KB)111110010111 14111110011000 0F9800HF9FFFH(2KB)111110011111 1(2) 部分譯碼方式部分譯碼方式所謂部分譯碼方式就是只選用地址總線(xiàn)高位地址所謂部分譯碼方式就是只選用地址總線(xiàn)高位地址的一部分的一部分(而不是全部而不是全部)進(jìn)展譯碼，以產(chǎn)生各個(gè)進(jìn)展譯碼，以產(chǎn)生各個(gè)存儲(chǔ)器芯片的片選信號(hào)。存儲(chǔ)器芯片的片選信號(hào)。q 例如在圖13.35所示的片選譯碼電路中，假設(shè)高位地址A19不參與譯碼，把譯碼器74LS的G1端接+5V，那么A19無(wú)論是“0還是“1，只需A18

44、A1111110000，均能使74LS的Y0輸出有效(為低電平)，從而選中存儲(chǔ)芯片1。q 這樣，存儲(chǔ)芯片1的地址范圍就是 78000H787FFH(當(dāng)A190時(shí))或F8000HF87FFH(當(dāng)A191時(shí))，即出現(xiàn)了一個(gè)存儲(chǔ)單元可以由兩個(gè)地址碼來(lái)選中的景象(其他存儲(chǔ)芯片的情況與此一樣)。n我們稱(chēng)這種一個(gè)存儲(chǔ)單元有多個(gè)地址與其對(duì)應(yīng)的景象為“地址重疊。n上述是假設(shè)A19一位地址不參與譯碼，那么一個(gè)存儲(chǔ)單元有兩個(gè)地址與其對(duì)應(yīng)。顯然，假設(shè)有n位地址不參與譯碼，那么一個(gè)存儲(chǔ)單元將有2n個(gè)地址與其對(duì)應(yīng)。n優(yōu)點(diǎn):片選譯碼電路比較簡(jiǎn)單;n缺陷:存儲(chǔ)空間中存在地址重疊區(qū)，運(yùn)用時(shí)應(yīng)予以留意。(3) 線(xiàn)選方式線(xiàn)選方式

45、線(xiàn)選方式就是將地址總線(xiàn)的高位地址不經(jīng)過(guò)譯碼，線(xiàn)選方式就是將地址總線(xiàn)的高位地址不經(jīng)過(guò)譯碼，直接將它們作為片選信號(hào)接至各存儲(chǔ)芯片的片直接將它們作為片選信號(hào)接至各存儲(chǔ)芯片的片選輸入端，即采用線(xiàn)選方式，根本不需求運(yùn)用選輸入端，即采用線(xiàn)選方式，根本不需求運(yùn)用片選譯碼器。片選譯碼器。圖圖12.36給出了一個(gè)采用線(xiàn)選方式實(shí)現(xiàn)片選控制給出了一個(gè)采用線(xiàn)選方式實(shí)現(xiàn)片選控制的例如原理圖。的例如原理圖。圖圖12.36 線(xiàn)選方式實(shí)現(xiàn)片選控制例如線(xiàn)選方式實(shí)現(xiàn)片選控制例如_CS_CSA17A0(片內(nèi)地址片內(nèi)地址)A19A18地地址址總總線(xiàn)線(xiàn)n必需留意的是： A19和A18不能同時(shí)為0，否那么，將會(huì)同時(shí)選中兩個(gè)存儲(chǔ)芯片，呵斥

46、訪(fǎng)問(wèn)存儲(chǔ)器操作錯(cuò)誤。n即在采用線(xiàn)選方式的存儲(chǔ)系統(tǒng)中，軟件上必需保證在存儲(chǔ)器尋址時(shí)片選線(xiàn)中只能有一位有效(例如定義為邏輯“0)，而不允許多于一位的片選線(xiàn)同時(shí)有效。n否那么，將導(dǎo)致存儲(chǔ)器操作的過(guò)失。n線(xiàn)選方式的突出優(yōu)點(diǎn):無(wú)須運(yùn)用片選譯碼器；n缺陷:存儲(chǔ)地址空間被分成了相互隔離的區(qū)段，呵斥地址空間的不延續(xù)(片選線(xiàn)多于一位為“0以及片選線(xiàn)為全“1的地址空間不能運(yùn)用)，給編程帶來(lái)不便。n圖12.37給出了本例的地址空間分布情形。圖圖12.37 線(xiàn)選方式的地址空間分布線(xiàn)選方式的地址空間分布A19 A18 A17 A00 0 0 01 0 1 11 0 0 00 1 1 11 1 0 00 0 1 10 1

47、 0 01 1 1 1不能運(yùn)用不能運(yùn)用256K存儲(chǔ)芯片存儲(chǔ)芯片I 地址空間地址空間(256K)存儲(chǔ)芯片存儲(chǔ)芯片II 地址空間地址空間(256K)不能運(yùn)用不能運(yùn)用256Kn另外，在采用線(xiàn)選方式時(shí)，假設(shè)某些地址線(xiàn)閑置不用(既不用作片內(nèi)地址，也不用作片選線(xiàn))，那么在地址空間中還會(huì)存在地址重疊景象。n線(xiàn)選方式通常適用于存儲(chǔ)容量較小且不要求存儲(chǔ)容量擴(kuò)展的小系統(tǒng)中。12.3.3 存儲(chǔ)器擴(kuò)展存儲(chǔ)器擴(kuò)展1. 位擴(kuò)展法位擴(kuò)展法位擴(kuò)展法也稱(chēng)位并聯(lián)法，采用這種方法構(gòu)成位擴(kuò)展法也稱(chēng)位并聯(lián)法，采用這種方法構(gòu)成存儲(chǔ)器時(shí)，各存儲(chǔ)芯片銜接的地址信號(hào)是存儲(chǔ)器時(shí)，各存儲(chǔ)芯片銜接的地址信號(hào)是一樣的。一樣的。而存儲(chǔ)芯片的數(shù)據(jù)線(xiàn)那么分

48、別銜接到數(shù)據(jù)總而存儲(chǔ)芯片的數(shù)據(jù)線(xiàn)那么分別銜接到數(shù)據(jù)總線(xiàn)的相應(yīng)位上。線(xiàn)的相應(yīng)位上。圖圖12.38給出的是按位擴(kuò)展法用給出的是按位擴(kuò)展法用8片片4K1位位的存儲(chǔ)芯片構(gòu)成的存儲(chǔ)芯片構(gòu)成4K8位位(4KB)存儲(chǔ)器的存儲(chǔ)器的邏輯構(gòu)造圖。邏輯構(gòu)造圖。 圖12.38 用位擴(kuò)展法擴(kuò)展存儲(chǔ)器4K1CSWEDA4K1CSWEDA4K1CSWEDAD0D1D7A0A11CSWEn存儲(chǔ)器任務(wù)時(shí)，各芯片同時(shí)進(jìn)展一樣的操作。n在這種方式中，對(duì)存儲(chǔ)芯片實(shí)踐上沒(méi)有選片的要求，只進(jìn)展數(shù)據(jù)位數(shù)的擴(kuò)展，而整個(gè)存儲(chǔ)器的字?jǐn)?shù)(存儲(chǔ)單元數(shù))與單個(gè)存儲(chǔ)芯片的字?jǐn)?shù)是一樣的(如本例中兩者均為4K)。n在這種銜接方式下，地址線(xiàn)的負(fù)載數(shù)等于芯片數(shù)

49、，而數(shù)據(jù)線(xiàn)的負(fù)載數(shù)為1。2. 字?jǐn)U展法字?jǐn)U展法字?jǐn)U展法也叫地址串聯(lián)法。利用這種方法進(jìn)展存字?jǐn)U展法也叫地址串聯(lián)法。利用這種方法進(jìn)展存儲(chǔ)器擴(kuò)展時(shí)，只在字的方向上進(jìn)展擴(kuò)展，而存儲(chǔ)器擴(kuò)展時(shí)，只在字的方向上進(jìn)展擴(kuò)展，而存儲(chǔ)器的位數(shù)不變。儲(chǔ)器的位數(shù)不變。整個(gè)存儲(chǔ)器的位數(shù)等于單個(gè)存儲(chǔ)芯片的位數(shù)。整個(gè)存儲(chǔ)器的位數(shù)等于單個(gè)存儲(chǔ)芯片的位數(shù)。這種方法將存儲(chǔ)器的地址分成兩部分，一部分這種方法將存儲(chǔ)器的地址分成兩部分，一部分(低位地址部分低位地址部分)接到各存儲(chǔ)芯片作為芯片的片接到各存儲(chǔ)芯片作為芯片的片內(nèi)地址，一部分內(nèi)地址，一部分(高位地址部分高位地址部分)經(jīng)過(guò)片選譯碼經(jīng)過(guò)片選譯碼器譯碼后送到各存儲(chǔ)芯片的片選輸入端；各

50、存器譯碼后送到各存儲(chǔ)芯片的片選輸入端；各存儲(chǔ)芯片的數(shù)據(jù)線(xiàn)中的對(duì)應(yīng)位銜接在一同。儲(chǔ)芯片的數(shù)據(jù)線(xiàn)中的對(duì)應(yīng)位銜接在一同。圖圖12.39所示的是用字?jǐn)U展法將所示的是用字?jǐn)U展法將8片片2K8位的位的存儲(chǔ)芯片銜接擴(kuò)展成容量為存儲(chǔ)芯片銜接擴(kuò)展成容量為16K8位的存儲(chǔ)位的存儲(chǔ)器的邏輯構(gòu)造圖。器的邏輯構(gòu)造圖。圖圖12.39 用字?jǐn)U展法擴(kuò)展存儲(chǔ)器用字?jǐn)U展法擴(kuò)展存儲(chǔ)器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0A13WEA11A13D0D1D7D0D1D7D0D1D7Y0Y73-8譯碼器A0A10n由圖由圖12.39可見(jiàn)，在這種銜接方式下可見(jiàn)，在這種銜接方式下:n直接作為片內(nèi)地址的低位地址線(xiàn)的負(fù)

51、載數(shù)等于存儲(chǔ)芯直接作為片內(nèi)地址的低位地址線(xiàn)的負(fù)載數(shù)等于存儲(chǔ)芯片數(shù)，而參與片選譯碼的高位地址線(xiàn)的負(fù)載數(shù)為片數(shù)，而參與片選譯碼的高位地址線(xiàn)的負(fù)載數(shù)為1；n數(shù)據(jù)線(xiàn)的負(fù)載數(shù)也等于芯片數(shù)。數(shù)據(jù)線(xiàn)的負(fù)載數(shù)也等于芯片數(shù)。n從負(fù)載角度看，字?jǐn)U展法不如位擴(kuò)展法好從負(fù)載角度看，字?jǐn)U展法不如位擴(kuò)展法好(數(shù)據(jù)線(xiàn)的負(fù)數(shù)據(jù)線(xiàn)的負(fù)載重了載重了 ，但位擴(kuò)展法中存儲(chǔ)器的總?cè)萘渴苄酒萘?，但位擴(kuò)展法中存儲(chǔ)器的總?cè)萘渴苄酒萘康南拗?。的限制?. 字位擴(kuò)展法字位擴(kuò)展法采用字位擴(kuò)展法，就是既在位方向上進(jìn)展擴(kuò)展，采用字位擴(kuò)展法，就是既在位方向上進(jìn)展擴(kuò)展，又在字方向上進(jìn)展擴(kuò)展，如圖又在字方向上進(jìn)展擴(kuò)展，如圖12.40所示。所示。圖中的擴(kuò)

52、展方法是選用圖中的擴(kuò)展方法是選用8片片2K1位的存儲(chǔ)芯片位的存儲(chǔ)芯片構(gòu)成構(gòu)成2K8位的存儲(chǔ)組位的存儲(chǔ)組(位擴(kuò)展位擴(kuò)展)，再用，再用8個(gè)這個(gè)這樣的存儲(chǔ)組構(gòu)成樣的存儲(chǔ)組構(gòu)成16K8位的存儲(chǔ)器位的存儲(chǔ)器(字?jǐn)U展字?jǐn)U展)，整個(gè)存儲(chǔ)器合計(jì)用了整個(gè)存儲(chǔ)器合計(jì)用了64片片2K1位的存儲(chǔ)芯片。位的存儲(chǔ)芯片。12.40 用字位擴(kuò)展法擴(kuò)展存儲(chǔ)器用字位擴(kuò)展法擴(kuò)展存儲(chǔ)器CSD72K8D72K8(2K1)8CSWED0D1D7A0A13WEA11A13D0D1Y0Y73-8譯碼器A0A10CSD72K8D72K8(2K1)8CSWED0D1CSD72K8D72K8(2K1)8CSWED0D1n在字位擴(kuò)展法中，數(shù)據(jù)線(xiàn)的負(fù)

53、載數(shù)為 ，n低位地址線(xiàn)的負(fù)載數(shù)為 ，n高位地址線(xiàn)的負(fù)載數(shù) 。n在字位擴(kuò)展法中，數(shù)據(jù)線(xiàn)的負(fù)載數(shù)為存儲(chǔ)組數(shù)；n低位地址線(xiàn)的負(fù)載數(shù)為存儲(chǔ)組數(shù)乘以每組中的芯片數(shù)；n高位地址線(xiàn)的負(fù)載數(shù)等于1。12.3.4 存儲(chǔ)器接口分析與設(shè)計(jì)舉例存儲(chǔ)器接口分析與設(shè)計(jì)舉例n存儲(chǔ)器接口分析，是指對(duì)于給定的現(xiàn)成存儲(chǔ)器接口電存儲(chǔ)器接口分析，是指對(duì)于給定的現(xiàn)成存儲(chǔ)器接口電路，正確指出存儲(chǔ)器的存儲(chǔ)容量以及構(gòu)成該存儲(chǔ)器的路，正確指出存儲(chǔ)器的存儲(chǔ)容量以及構(gòu)成該存儲(chǔ)器的各個(gè)存儲(chǔ)芯片的地址范圍；各個(gè)存儲(chǔ)芯片的地址范圍；n存儲(chǔ)器接口設(shè)計(jì)，那么是指根據(jù)給定的存儲(chǔ)芯片及存存儲(chǔ)器接口設(shè)計(jì)，那么是指根據(jù)給定的存儲(chǔ)芯片及存儲(chǔ)容量和地址范圍的要求，詳細(xì)

54、構(gòu)成儲(chǔ)容量和地址范圍的要求，詳細(xì)構(gòu)成(設(shè)計(jì)設(shè)計(jì))所要求的所要求的存儲(chǔ)器子系統(tǒng)。顯然，它是存儲(chǔ)器接口分析的相反的存儲(chǔ)器子系統(tǒng)。顯然，它是存儲(chǔ)器接口分析的相反的過(guò)程。過(guò)程。n例例12.2 知一個(gè)存儲(chǔ)器子系統(tǒng)如圖知一個(gè)存儲(chǔ)器子系統(tǒng)如圖12.41所示，試指出所示，試指出其中其中RAM和和EPROM的存儲(chǔ)容量以及各自的地址范圍。的存儲(chǔ)容量以及各自的地址范圍。圖圖12.41 例例12.2銜接圖銜接圖 RAMCSWEA14A12A11D7D0CPUI/O1I/O8Y0Y1Y7G1G2BG2AACBRD74LSWRA10A0OEA19A13M/IOA18A16A15A17A10A0OECEA11A10A0Y5

55、Y6EPROMD7D0 n解解 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A0nRAM 1 1 1 1 1 0 0 1 0 0 0 (F9000H)n地址范圍地址范圍 n 1 1 1 1 1 0 0 1 0 1 1 (F97FFH) 2KBn或或n 1 1 1 1 1 0 0 1 1 0 0 (F9800H)n n 1 1 1 1 1 0 0 1 1 1 1 (F9FFFH)2KBnEPROM 1 1 1 1 1 1 0 1 0 0 0 (FD000H)n地址范圍地址范圍 n 1 1 1 1 1 1 0 1 1 1 1 (FDFFFH)4KBnRAM的存儲(chǔ)

56、容量為的存儲(chǔ)容量為 ，地址范圍為，地址范圍為 或或 。 n由于由于A(yíng)11未參與未參與RAM的地址譯碼，所以的地址譯碼，所以RAM存儲(chǔ)區(qū)存在存儲(chǔ)區(qū)存在“地址重疊地址重疊景景象，一個(gè)象，一個(gè)RAM單元對(duì)應(yīng)單元對(duì)應(yīng) 個(gè)地址。個(gè)地址。nEPROM的存儲(chǔ)容量為的存儲(chǔ)容量為 ，地址范圍，地址范圍為為 。n例例12.3 n利用利用EPROM 2732(4K8位位)、SRAM6116(2K8位位)及譯碼器及譯碼器74LSn設(shè)計(jì)一個(gè)存儲(chǔ)容量為設(shè)計(jì)一個(gè)存儲(chǔ)容量為16KB ROM和和8KB RAM的存儲(chǔ)子系統(tǒng)。要求的存儲(chǔ)子系統(tǒng)。要求ROM的地址范圍為的地址范圍為F8000HFBFFFH，RAM的地址范圍為的地址范圍

57、為FC000HFDFFFH。n系統(tǒng)地址總線(xiàn)系統(tǒng)地址總線(xiàn)20位位(A0A19)，數(shù)據(jù)總線(xiàn)，數(shù)據(jù)總線(xiàn)8位位(D0D7)，控制信號(hào)為，控制信號(hào)為RD、WR、M/IO(低低為訪(fǎng)問(wèn)存儲(chǔ)器，高為訪(fǎng)問(wèn)為訪(fǎng)問(wèn)存儲(chǔ)器，高為訪(fǎng)問(wèn)I/O接口接口)。n解解:n(1) 所需存儲(chǔ)芯片數(shù)及地址線(xiàn)的分配所需存儲(chǔ)芯片數(shù)及地址線(xiàn)的分配n16KB ROM需用需用4片片2732構(gòu)成，構(gòu)成，8KB RAM需用需用4片片6116構(gòu)成。構(gòu)成。n2732容量為容量為4K8位：用位：用12條地址線(xiàn)作片內(nèi)地址條地址線(xiàn)作片內(nèi)地址(A0A11)；n 用用8條地址線(xiàn)作片外地址條地址線(xiàn)作片外地址(A12A19)；n6116容量為容量為2K8位：用位：用

58、11條地址線(xiàn)作片內(nèi)地址條地址線(xiàn)作片內(nèi)地址(A0A10)；n 用用9條地址線(xiàn)作片外地址條地址線(xiàn)作片外地址(A11A19)。n用用74LS作片選譯碼器，其輸入、輸出信號(hào)的接法依存作片選譯碼器，其輸入、輸出信號(hào)的接法依存儲(chǔ)芯片的地址范圍要求而定。儲(chǔ)芯片的地址范圍要求而定。(2) 地址范圍地址范圍A19 A18 A17 A16 A15 A14 A13 A12 A11 A10A0 1 1 1 1 1 0 0 0 0 0 0 (F8000H) 1 1 1 1 1 0 1 1 1 1 1 (FBFFFH) EPROM1EPROM4(16KB) 1 1 1 1 1 1 0 0 0 0 0 (FC000H) 1

59、 1 1 1 1 1 0 0 1 1 1 (FCFFFH) SRAM1、SRAM2(4KB) 1 1 1 1 1 1 0 1 0 0 0 (FD000H) 1 1 1 1 1 1 0 1 1 1 1 (FDFFFH) SRAM3、 SRAM4(4KB)12.42 例例12.3邏輯圖邏輯圖12.3.5 16位位/32位位/64位存儲(chǔ)器接口位存儲(chǔ)器接口1. 16位存儲(chǔ)器接口構(gòu)造位存儲(chǔ)器接口構(gòu)造對(duì)于對(duì)于CPU的外部數(shù)據(jù)總線(xiàn)為的外部數(shù)據(jù)總線(xiàn)為16位的微機(jī)系統(tǒng)位的微機(jī)系統(tǒng)(如如8086、80186、80286系統(tǒng)系統(tǒng))，存儲(chǔ)器普通，存儲(chǔ)器普通由兩個(gè)由兩個(gè)8位寬的存儲(chǔ)體來(lái)構(gòu)成，以便既支持位寬的存儲(chǔ)體來(lái)構(gòu)成

60、，以便既支持8位位(字節(jié)字節(jié))操作，又支持操作，又支持16位位(字字)操作。操作。例如，對(duì)于例如，對(duì)于8086微機(jī)系統(tǒng)，是將微機(jī)系統(tǒng)，是將2201MB物物理地址空間的存儲(chǔ)器分為偶地址存儲(chǔ)體理地址空間的存儲(chǔ)器分為偶地址存儲(chǔ)體(偶體偶體)和奇地址存儲(chǔ)體和奇地址存儲(chǔ)體(奇體奇體)兩個(gè)兩個(gè)8位寬度的存儲(chǔ)體，位寬度的存儲(chǔ)體， 并把偶體的并把偶體的8位數(shù)據(jù)線(xiàn)與位數(shù)據(jù)線(xiàn)與16位數(shù)據(jù)總線(xiàn)的低位數(shù)據(jù)總線(xiàn)的低8位位(D0D7)相連，奇體的相連，奇體的8位數(shù)據(jù)線(xiàn)與位數(shù)據(jù)線(xiàn)與16位位數(shù)據(jù)總線(xiàn)的高數(shù)據(jù)總線(xiàn)的高8位位(D8D15)相連，如圖相連，如圖12.43所示。所示。圖圖12.43 16位存儲(chǔ)器接口構(gòu)造位存儲(chǔ)器接口構(gòu)