理學(xué)組合邏輯電路學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1理學(xué)組合理學(xué)組合(zh)邏輯電路邏輯電路第一頁，共107頁。2022-4-162組合電路組合電路(dinl)的研究內(nèi)容的研究內(nèi)容分析分析(fnx)：設(shè)計(jì)設(shè)計(jì)(shj)：給定給定 邏輯圖邏輯圖得到得到邏輯功能邏輯功能分析分析給定給定邏輯功能邏輯功能畫出畫出 邏輯圖邏輯圖設(shè)計(jì)設(shè)計(jì)第1頁/共107頁第二頁，共107頁。2022-4-163第2頁/共107頁第三頁，共107頁。2022-4-1641. 分析的主要步驟如下(rxi)： (1)由邏輯圖寫表達(dá)式； (2)化簡表達(dá)式； (3)列真值表； (4)描述邏輯功能。所謂(suwi)組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功

2、能。第3頁/共107頁第四頁，共107頁。2022-4-165例4-1 試分析圖所示電路(dinl)的邏輯功能。解：第一步：由邏輯圖可以寫輸出(shch)F的邏輯表達(dá)式為： 邏輯電路圖BCACABF第4頁/共107頁第五頁，共107頁。2022-4-166 第二步：可變換(binhun)為 F = AB+AC+BC 第三步：列出真值表如表3-1所示。F真值表 第四步：確定電路的邏輯功能。 由真值表可知，三個(gè)變量輸入，只有兩個(gè)及兩個(gè)以上變量取值為1時(shí)，輸出(shch)才為1。可見電路可實(shí)現(xiàn)多數(shù)表決邏輯功能。BCACABF第5頁/共107頁第六頁，共107頁。2022-4-167仿真仿真(fn z

3、hn) (fn zhn) 第6頁/共107頁第七頁，共107頁。2022-4-168SBABABABABAABBABAABBABABFAFFF)(1132ABABFC1第7頁/共107頁第八頁，共107頁。2022-4-169例4-2真值表該電路實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的功能。S是它們(t men)的和，C是向高位的進(jìn)位。由于這一加法器電路沒有考慮低位的進(jìn)位，所以稱該電路為半加器。根據(jù)S和C的表達(dá)式，將原電路圖改畫成圖（b）所示的邏輯圖。圖（b）邏輯圖仿真仿真(fn zhn) (fn zhn) 第8頁/共107頁第九頁，共107頁。2022-4-1610第9頁/共107頁第十頁，共107頁。2

4、022-4-1611第10頁/共107頁第十一頁，共107頁。2022-4-1612.組合邏輯電路的設(shè)計(jì)步驟： (1)分析設(shè)計(jì)要求(yoqi)，設(shè)置輸入輸出變量并邏輯賦值； (2)列真值表； (3)寫出邏輯表達(dá)式，并化簡； (4)畫邏輯電路圖。與分析過程相反，組合邏輯電路的設(shè)計(jì)是根據(jù)(gnj)給定的實(shí)際邏輯問題，求出實(shí)現(xiàn)其邏輯功能的最簡單的邏輯電路。第11頁/共107頁第十二頁，共107頁。2022-4-16132. 組合邏輯電路設(shè)計(jì)(shj)方法舉例。 例4-3 一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種(sn zhn)類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上類型的探測(cè)

5、器發(fā)出火災(zāi)檢測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)產(chǎn)生報(bào)警控制信號(hào)。設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號(hào)的電路。解：(1)分析設(shè)計(jì)要求，設(shè)輸入輸出變量(binling)并邏輯賦值； 輸入變量：煙感A 、溫感B，紫外線光感C； 輸出變量：報(bào)警控制信號(hào)Y。 邏輯賦值：用1表示肯定，用0表示否定。第12頁/共107頁第十三頁，共107頁。2022-4-1614 (2)列真值表； 把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示(biosh)形式； (3) 由真值表寫邏輯(lu j)表達(dá)式，并化簡； 化簡得最簡式：第13頁/共107頁第十四頁，共107頁。2022-4-1615例4-3的邏輯電路(lu j din l)圖 (4) 畫邏輯電路圖： 用與非門實(shí)

6、現(xiàn)，其邏輯圖與例3-1相同。 如果(rgu)作以下變換： 用一個(gè)與或非門加一個(gè)非門就可以實(shí)現(xiàn)(shxin)， 其邏輯電路圖如圖所示。第14頁/共107頁第十五頁，共107頁。2022-4-1616第15頁/共107頁第十六頁，共107頁。2022-4-1617算術(shù)運(yùn)算是數(shù)字(shz)系統(tǒng)的基本功能，更是計(jì)算機(jī)中不可缺少的組成單元。本節(jié)介紹實(shí)現(xiàn)加法運(yùn)算的邏輯電路。1）半加器半加：兩個(gè)一位二進(jìn)制數(shù)相加。全加器：實(shí)現(xiàn)半加操作的電路。把本位兩個(gè)加數(shù)A、 B 二者相加，得到求和結(jié)果S 和該位的進(jìn)位(jnwi)信號(hào)C 。第16頁/共107頁第十七頁，共107頁。2022-4-1618ABCBABABAS（

7、1）列真值表（2）寫表達(dá)式（3）畫邏輯圖第17頁/共107頁第十八頁，共107頁。2022-4-1619第18頁/共107頁第十九頁，共107頁。2022-4-1620 全加器 的真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表寫最小項(xiàng)之和式，再稍加變換(binhun)得：1111111)()(nnnnnnnnnnnnnnnnnnnnnnCBACBACBACBACBACBACBAS第19頁/共107頁第二十頁，共107頁。2022-4-1621nnnnnnnnnnnnnn

8、BACBABACBACBAC111)(Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表寫最小項(xiàng)之和式，再稍加變換(binhun)得：第20頁/共107頁第二十一頁，共107頁。2022-4-1622 全加器（a）電路圖 （b）邏輯(lu j)符號(hào)1nnnnCBASnnnnnnBACBAC1)(由表達(dá)式得邏輯圖：仿真仿真(fn zhn) (fn zhn) 第21頁/共107頁第二十二頁，共107頁。2022-4-1623 全加器可以實(shí)現(xiàn)(shxin)兩個(gè)一位二進(jìn)制數(shù)的相加，要實(shí)現(xiàn)

9、(shxin)多位二進(jìn)制數(shù)的相加，可選用多位加法器電路。第22頁/共107頁第二十三頁，共107頁。2022-4-1624CI是低位的進(jìn)位，是低位的進(jìn)位，CO是向高位的進(jìn)位，是向高位的進(jìn)位，A3A2A1A0和和B3B2B1B0是兩個(gè)二進(jìn)制待加數(shù)是兩個(gè)二進(jìn)制待加數(shù)(ji sh)，S3、S2、S1、S0是對(duì)應(yīng)各位的和。是對(duì)應(yīng)各位的和。 74LS283電路是一個(gè)四位加法器電路，可實(shí)現(xiàn)(shxin)兩個(gè)四位二進(jìn)制數(shù)的相加。第23頁/共107頁第二十四頁，共107頁。2022-4-1625B3B0B1B2A3A0A1A2COCIS3S0S1S2B3B0B1B2A3A0A1A2B3B0B1B2A3A0A1

10、A2COCIS7S4S5S6B7B4B5B6A7A4A5A6C3C774XX28374XX283低位芯片進(jìn)位輸出低位芯片進(jìn)位輸出COCO與高位與高位(o wi)(o wi)芯片進(jìn)位輸入端芯片進(jìn)位輸入端CICI相連相連第24頁/共107頁第二十五頁，共107頁。2022-4-1626多位加法器除了可以實(shí)現(xiàn)加法運(yùn)算功能(gngnng)之外，還可以實(shí)現(xiàn)組合邏輯電路。 由74LS283構(gòu)成(guchng)的代碼轉(zhuǎn)換電路8421BCD碼0011余3碼例：將8421BCD碼轉(zhuǎn)換成余3碼。余3碼8421BCD碼3(即0011)仿真仿真(fn zhn) (fn zhn) 第25頁/共107頁第二十六頁，共10

11、7頁。2022-4-1627 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1被加數(shù)/被減數(shù)加數(shù)/減數(shù)加減控制二進(jìn)制并行二進(jìn)制并行(bngxng)加法加法/減法器減法器C0-10時(shí)，時(shí)，B 0=B，電路執(zhí)行，電路執(zhí)行A+B運(yùn)算；運(yùn)算；當(dāng)當(dāng)C0-11時(shí)，時(shí)，B 1=B，電路執(zhí)行，電路執(zhí)行AB=A+B運(yùn)算。運(yùn)算。第26頁/共107頁第二十七頁，共107頁。2022-4-1628加法器小結(jié)加法器小結(jié) 能對(duì)兩個(gè)能對(duì)兩個(gè)1 1位二進(jìn)制數(shù)進(jìn)行相加而求得和及位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位進(jìn)位(jnwi)(jnwi)的邏輯電路稱為半加器。的邏輯電路稱為半加

12、器。 能對(duì)兩個(gè)能對(duì)兩個(gè)1 1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位來的進(jìn)位(jnwi)(jnwi)，即相當(dāng)于，即相當(dāng)于3 3個(gè)個(gè)1 1位二進(jìn)制數(shù)位二進(jìn)制數(shù)的相加，求得和及進(jìn)位的相加，求得和及進(jìn)位(jnwi)(jnwi)的邏輯電路稱的邏輯電路稱為全加器。為全加器。 實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。按照進(jìn)位。按照進(jìn)位(jnwi)(jnwi)方式的不同，加法器分為方式的不同，加法器分為串行進(jìn)位串行進(jìn)位(jnwi)(jnwi)加法器和超前進(jìn)位加法器和超前進(jìn)位(jnwi)(jnwi)加法器兩種。串行進(jìn)位加法器兩種。串行進(jìn)位(jnwi)(

13、jnwi)加法器電路簡加法器電路簡單、但速度較慢，超前進(jìn)位單、但速度較慢，超前進(jìn)位(jnwi)(jnwi)加法器速加法器速度較快、但電路復(fù)雜。度較快、但電路復(fù)雜。 加法器除用來實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加外，加法器除用來實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加外，還可用來設(shè)計(jì)代碼轉(zhuǎn)換電路、二進(jìn)制減法器和還可用來設(shè)計(jì)代碼轉(zhuǎn)換電路、二進(jìn)制減法器和十進(jìn)制加法器等。十進(jìn)制加法器等。第27頁/共107頁第二十八頁，共107頁。2022-4-1629在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為(chn wi)多路選擇器,其作用相當(dāng)于多路開關(guān)。常見的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。

14、第28頁/共107頁第二十九頁，共107頁。2022-4-1630 (1) 四選一數(shù)據(jù)(shj)選擇器的邏輯電路圖地址輸入端控制輸入端數(shù)據(jù)輸入端輸出端)(),(3322110001DmDmDmDmSAAY第29頁/共107頁第三十頁，共107頁。2022-4-1631輸 入輸 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D33001),(iiiDmSAAY)(),(3322110001DmDmDmDmSAAY第30頁/共107頁第三十一頁，共107頁。2022-4-1632三個(gè)地址輸入端A2、A1、A0，八個(gè)數(shù)據(jù)輸入端D0D7，兩個(gè)互補(bǔ)輸出的數(shù)據(jù)輸出端Y和Y，一

15、個(gè)控制輸入端S。 74LS151的邏輯(lu j)符號(hào) 第31頁/共107頁第三十二頁，共107頁。2022-4-1633 74LS151的功能表 禁止?fàn)顟B(tài) 工作狀態(tài) 第32頁/共107頁第三十三頁，共107頁。2022-4-16341. 功能擴(kuò)展 用兩片八選一數(shù)據(jù)(shj)選擇器74LS151，可以構(gòu)成十六選一數(shù)據(jù)(shj)選擇器。利用(lyng)使能端（控制端）。第33頁/共107頁第三十四頁，共107頁。2022-4-1635 用74LS151構(gòu)成(guchng)十六選一數(shù)據(jù)選擇器 擴(kuò)展位接控制端A3 =1時(shí)，片時(shí)，片禁止禁止(jnzh)，片，片工作工作A3 =0時(shí)，片時(shí)，片工作工作(g

16、ngzu)，片，片禁止禁止 輸出需適當(dāng)處理（該例接或門） 仿真仿真 第34頁/共107頁第三十五頁，共107頁。2022-4-1636)70(),(imCBAFi比較可知，表達(dá)式中都有最小項(xiàng)mi，利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯(lu j)函數(shù)。3001),(iiiDmAAY70012),(iiiDmAAAY組合邏輯(lu j)函數(shù)8選14選1第35頁/共107頁第三十六頁，共107頁。2022-4-1637例4-5 試用八選一電路(dinl)實(shí)現(xiàn) 解：將A、B、C分別(fnbi)從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因?yàn)檫壿嫳磉_(dá)式中的各乘積項(xiàng)均為最小項(xiàng)，所以可以改寫為AB

17、CCBABCACBAF7530),(mmmmCBAF根據(jù)(gnj)八選一數(shù)據(jù)選擇器的功能，令第36頁/共107頁第三十七頁，共107頁。2022-4-1638具體(jt)電路見圖： 例4-5電路圖D0 = D3 =D5 =D7 =1D1 = D2 =D4 =D6 =0S0仿真仿真(fn zhn) (fn zhn) 第37頁/共107頁第三十八頁，共107頁。2022-4-1639A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11真值表對(duì)照(duzho)法注意(zh y)變量高低位順序！第38頁/共107頁第三十九頁，共107頁。2022

18、-4-1640 例4-6的真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11第39頁/共107頁第四十頁，共107頁。2022-4-1641 在八選一電路(dinl)中，將A、B、C從A2、A1、A0 輸入，令 7653),(mmmmCBAFD3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0FY則可實(shí)現(xiàn)三變量多數(shù)表決電路(dinl)，具體電路(dinl)圖請(qǐng)讀者自行畫出。則第40頁/共107頁第四十一頁，共107頁。2022-4-1642 數(shù)值比較器：能夠比較數(shù)字(shz)大小的電路。1）一位數(shù)值比較器

19、（1）兩個(gè)一位數(shù)A和B相比較的情況： AB：只有當(dāng)A=1、B=0時(shí)，AB才為真； AB：只有當(dāng)A=0、B=1時(shí)，AB才為真； A = B：只有當(dāng)A=B=0或A=B=1時(shí)，A = B才為真。 ABYABYA 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9第55頁/共107頁第五十六頁，共107頁。2022-4-165798983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 7I第56頁/共107頁第五十七頁，共107頁。2022-4-1658十鍵十鍵84218421碼編碼器的邏

20、輯圖碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9第57頁/共107頁第五十八頁，共107頁。2022-4-1659第58頁/共107頁第五十九頁，共107頁。2022-4-1660第59頁/共107頁第六十頁，共107頁。2022-4-1661GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8第60頁/共107頁第六十一頁，共107頁。2022-4-1662G

21、ND Y Y ST I I I I12765400123EXSCCY I I I I Y YU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8ST0ST1ST第61頁/共107頁第六十二頁，共107頁。2022-4-1663 74LS148電路(dinl)的功能表例：八線三線(sn xin)優(yōu)先編碼器74LS148 第62頁/共107頁第六十三頁，共107頁。2022-4-1664 74LS148的邏輯功能描述： (1) 編碼輸入端：邏輯符號(hào)輸入端 上面均有“”號(hào)，這表示編碼輸入低電平有效。I0I7低電平有效(yuxio)允許編碼，但無有效編碼請(qǐng)求優(yōu)先權(quán)最高第63頁/

22、共107頁第六十四頁，共107頁。2022-4-1665(2) 編碼輸出端 ：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0 第64頁/共107頁第六十五頁，共107頁。2022-4-1666 （3） 選通輸入端：只有在 = 0時(shí)，編碼器才處于工作狀態(tài)；而在 = 1時(shí)，編碼器處于禁止?fàn)顟B(tài)，所有輸出端均被封鎖為高電平。SS禁止?fàn)顟B(tài)工作(gngzu)狀態(tài)第65頁/共107頁第六十六頁，共107頁。2022-4-1667允許編碼，但無有效編碼請(qǐng)求正在優(yōu)先編碼（4）選通輸出端YS和擴(kuò)展輸出端YEX：為擴(kuò)展編碼器功能而設(shè)置。第66頁/共107頁第六十七頁，共107頁。2022-

23、4-1668 74LS148的邏輯(lu j)符號(hào) 以上通過對(duì)74LS148編碼器邏輯功能的分析(fnx)，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件(qjin)手冊(cè)的能力。不要求背74LS148的功能表。第67頁/共107頁第六十八頁，共107頁。2022-4-1669 用74LS148接成的16線4線優(yōu)先(yuxin)編碼器 優(yōu)先權(quán)最高(2)片無有效編碼請(qǐng)求時(shí)才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼仿真仿真(fn zhn) (fn zhn) 第68頁/共107頁第六十九頁，共107頁。2022-4-1670第69頁/共107頁第七十頁，共107頁。2

24、022-4-1671A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸入：輸入：3位二進(jìn)制代碼位二進(jìn)制代碼(di m)輸出：輸出：8個(gè)互斥個(gè)互斥的信號(hào)的信號(hào)第70頁/共107頁第七十一頁，共107頁。2022-4-16720127012601250124

25、0123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯邏輯(lu j)表達(dá)式表達(dá)式邏輯圖邏輯圖電路特點(diǎn)：與門組成電路特點(diǎn)：與門組成(z chn)的陣列的陣列3 線-8 線譯碼器第71頁/共107頁第七十二頁，共107頁。2022-4-1673集成集成(j chn)二進(jìn)制譯碼器二進(jìn)制譯碼器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A G2

26、B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引腳排列圖(b) 邏輯功能示意圖A2、A1、A0為二進(jìn)制譯碼輸入端，為二進(jìn)制譯碼輸入端， 為譯碼輸出為譯碼輸出(shch)端（低電平有效），端（低電平有效），G1、 、為選通控制端。當(dāng)、為選通控制端。當(dāng)G11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10、 時(shí)，譯碼器時(shí)，譯碼器處于禁止?fàn)顟B(tài)。處于禁止?fàn)顟B(tài)。70YYAG2BG2022BAGG221ABGG第72頁/共107

27、頁第七十三頁，共107頁。2022-4-1674真值表真值表輸入輸入(shr)(shr)：自然二進(jìn)制碼：自然二進(jìn)制碼輸出輸出(shch)(shch)：低電平有效：低電平有效BAGGG222第73頁/共107頁第七十四頁，共107頁。2022-4-1675Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15使能譯碼輸出 A0A1A2 A3 “1”譯碼輸入 A0A1A2 STA STB STC低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y774LS

28、138的級(jí)聯(lián)的級(jí)聯(lián)4 線-16 線譯碼器第74頁/共107頁第七十五頁，共107頁。2022-4-1676二二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二位二進(jìn)制編碼（進(jìn)制編碼（BCD碼），分別用碼），分別用A3、A2、A1、A0表示；輸出的是與表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)個(gè)十進(jìn)制數(shù)字相對(duì)(xingdu)應(yīng)的應(yīng)的10個(gè)信號(hào)，用個(gè)信號(hào)，用Y9Y0表示。由于表示。由于二二-十進(jìn)制譯碼器有十進(jìn)制譯碼器有4根輸入線，根輸入線，10根輸出線，所根輸出線，所以又稱為以又稱為4線線-10線譯碼器。線譯碼器。2 2） 二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器（1) 8421 BCD碼

29、譯碼器碼譯碼器 把二把二-十進(jìn)制代碼翻譯成十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路個(gè)十進(jìn)制數(shù)字信號(hào)的電路(dinl)，稱為二，稱為二-十進(jìn)制譯碼器。十進(jìn)制譯碼器。第75頁/共107頁第七十六頁，共107頁。2022-4-1677A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0

30、00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表第76頁/共107頁第七十七頁，共107頁。2022-4-167801239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8

31、Y91111&邏輯邏輯(lu j)表達(dá)式表達(dá)式邏輯圖邏輯圖第77頁/共107頁第七十八頁，共107頁。2022-4-1679 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&將與門換成與非門，則輸出為反變量將與門換成與非門，則輸出為反變量(binling)，即為低電平有效。，即為低電平有效。第78頁/共107頁第七十九頁，共107頁。2022-4-1680（2)集成集成(j chn)8421 BCD碼譯碼器碼譯碼器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1

32、A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引腳排列圖(b) 邏輯功能示意圖第79頁/共107頁第八十頁，共107頁。2022-4-1681abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh3 3） 數(shù)字?jǐn)?shù)字(shz)(shz)顯示譯碼器顯示譯碼器（1)1)半導(dǎo)體數(shù)碼半導(dǎo)體數(shù)碼(shm)(s

33、hm)顯示器顯示器用來驅(qū)動(dòng)各種顯示器件，從而用來驅(qū)動(dòng)各種顯示器件，從而(cng r)將用二進(jìn)將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。直觀地顯示出來的電路，稱為顯示譯碼器。第80頁/共107頁第八十一頁，共107頁。2022-4-1682（2) 2) 分段分段(fn dun)(fn dun)式數(shù)碼管顯示譯碼器式數(shù)碼管顯示譯碼器真值表僅適用真值表僅適用(shyng)(shyng)于共于共陰極陰極LEDLED真值表真值表第81頁/共107頁第八十二頁，共107頁。2022-4-1683 A3A2A1

34、A0000111100010101011111110100201023AAAAAAAaa的卡諾圖的卡諾圖第82頁/共107頁第八十三頁，共107頁。2022-4-1684 A3A2A1A000011110001110110111111010b的卡諾圖的卡諾圖 A3A2A1A000011110001110111111111001c的卡諾圖的卡諾圖01012AAAAAb012AAAc第83頁/共107頁第八十四頁，共107頁。2022-4-1685 A3A2A1A000011110001010101011101011d的卡諾圖的卡諾圖 A3A2A1A000011110001010100011001

35、011e的卡諾圖的卡諾圖012120102AAAAAAAAAd0102AAAAe第84頁/共107頁第八十五頁，共107頁。2022-4-1686 A3A2A1A000011110001110101111001001f的卡諾圖的卡諾圖 A3A2A1A000011110000110101111101011g的卡諾圖的卡諾圖0212013AAAAAAAf1212013AAAAAAAg第85頁/共107頁第八十六頁，共107頁。2022-4-1687邏輯邏輯(lu j)表達(dá)式表達(dá)式121201302120130102012120102012010120201023AAAAAAAgAAAAAAAfAA

36、AAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa第86頁/共107頁第八十七頁，共107頁。2022-4-1688邏輯圖邏輯圖a b c d e f g A3 A2 A1 A01111&第87頁/共107頁第八十八頁，共107頁。2022-4-1689（3)3)集成集成(j chn)(j chn)顯示譯碼器顯示譯碼器74LS4874LS48 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引腳排列引腳排列(pili)圖圖第88頁/共107頁第

37、八十九頁，共107頁。2022-4-1690輸 入輸 出功 能 或十 進(jìn) 制 數(shù)LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (滅 燈 )LT (試 燈 )RBI (動(dòng) 態(tài) 滅 零 ) 0 1 0 0 0 0 00(輸 入 )100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0

38、11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0功功能能表表第89頁/共107頁第九十頁，共107頁。2022-4

39、-1691第90頁/共107頁第九十一頁，共107頁。2022-4-1692第91頁/共107頁第九十二頁，共107頁。2022-4-1693第92頁/共107頁第九十三頁，共107頁。2022-4-1694ACBCABLABCCABCBABCAL解：將邏輯(lu j)函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非與非形式。=m3+m5+m6+m7=用一片用一片7413874138加一個(gè)與非門加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。就可實(shí)現(xiàn)該邏輯函數(shù)。7653mmmm第93頁/共107頁第九十四頁，共107頁。2022-4-1695ABCCBACBACBAL74217421mmmmmmmmCABCBABCAF6

40、53653mmmmmmCABCBACBACBAG64206420mmmmmmmm第94頁/共107頁第九十五頁，共107頁。2022-4-1696 用一片用一片7413874138加三個(gè)與非門就可實(shí)現(xiàn)加三個(gè)與非門就可實(shí)現(xiàn)(shxin)(shxin)該組合邏輯電路。該組合邏輯電路。 可見，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)可見，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)(yudin)(yudin)更明顯。更明顯。653653mmmmmmABCCBACBACBAL74217421mmmmmmmmCABCBABCAFCABCBACBACBAG64206420mmmmmmmm第95頁/共107頁第九十六頁，共

41、107頁。2022-4-1697譯碼器小結(jié)譯碼器小結(jié)(xioji)把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同(xin tn)(xin tn)。二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，而任一組合邏輯函數(shù)總能表示成

42、最小項(xiàng)之和的形式，所以，由二進(jìn)制譯碼器加上或門即可實(shí)現(xiàn)任何組合邏輯函數(shù)。此外，用二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，由二進(jìn)制譯碼器加上或門即可實(shí)現(xiàn)任何組合邏輯函數(shù)。此外，用4 4線線-16-16線譯碼器還可實(shí)現(xiàn)線譯碼器還可實(shí)現(xiàn)BCDBCD碼到十進(jìn)制碼的變換。碼到十進(jìn)制碼的變換。第96頁/共107頁第九十七頁，共107頁。2022-4-1698第97頁/共107頁第九十八頁，共107頁。2022-4-169911AAFCBCAABF時(shí)，當(dāng)例例如如：1&BCAF&dgeG1G2G3G4AFdegtpd21由于(yuy)競爭使得電路產(chǎn)生了暫時(shí)錯(cuò)誤輸出稱之為險(xiǎn)象。多個(gè)(du )信號(hào)經(jīng)不同路徑到達(dá)某一點(diǎn)有時(shí)間差，稱為競爭。第98頁/共107頁第九十九頁，共107頁。2022-4-161001、0型險(xiǎn)象型險(xiǎn)象(xinxing) 在一瞬間輸出出現(xiàn)了一個(gè)在一瞬間輸出出現(xiàn)了一個(gè)(y )不應(yīng)該有的負(fù)脈沖，這