第9章 數(shù)-模、模-數(shù)變換器

1、數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院1第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器9.1 數(shù)模轉換器數(shù)模轉換器( (Digit Analog Converter, DAC) )DAC就是這樣一個器件，它的輸入是就是這樣一個器件，它的輸入是數(shù)字量數(shù)字量，而輸，而輸出則是出則是與輸入數(shù)字量成比例關系的模擬量與輸入數(shù)字量成比例關系的模擬量 。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院2 DAC D0(LSB) D1

2、D2 D3 D4 D5 D6 D7 V0 DAC 示意圖示意圖 Vo Di DAC 輸入輸入- -輸出特性示意圖輸出特性示意圖 輸入是某輸入是某8 8位二進制加法計數(shù)器的輸出，則其輸出是位二進制加法計數(shù)器的輸出，則其輸出是一個階梯波。一個階梯波。 數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院3 這是一個這是一個4比特比特( (4位位) )的權電阻型的權電阻型DAC。VREF是是基準電壓基準電壓。IAD0D1D2D3VO9.1.1 權電阻型權電阻型DAC Di是是一位一位二進制數(shù)。二進制數(shù)。Di=0，Si 接接

3、“地地”；Di=1，Si 接接VREF( (i = 03) )。 A點電位是點電位是“虛地虛地”，即：，即：VA =0。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院4 可見可見輸出模擬電壓輸出模擬電壓VO與與輸入輸入4位二進制數(shù)字量位二進制數(shù)字量D3D2D1D0成正比例。成正比例。IAD0D1D2D3VO I0 = VREF/23R，I1 = VREF/22R I2 = VREF/21R，I3 = VREF/20R I = I0 D0+I1 D1+I2 D2+I3 D330322iiiREFDRV304O22

4、2iiiREFFDVIRIRV輸入輸入4位二進制數(shù)字量位二進制數(shù)字量D3D2D1D0常量常量數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院5IAD0D1D2D3VO I0 = VREF/23R，I1 = VREF/22R I2 = VREF/21R，I3 = VREF/20R I = I0 D0+I1 D1+I2 D2+I3 D330322iiiREFDRV 常量常量VREF/24是輸入數(shù)字量最低位變化是輸入數(shù)字量最低位變化1時輸出模擬量的變化量，時輸出模擬量的變化量，用用V 表示。它是表示。它是DAC的一個重

5、要指標，稱為的一個重要指標，稱為DAC的的分辨率分辨率。V= VREF/24304O222iiiREFFDVIRIRV輸入輸入4位二進制數(shù)字量位二進制數(shù)字量D3D2D1D0數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院6 所以：所以：對于對于n位權電阻式位權電阻式DAC，當，當RF = R/2時，其輸出電壓為：時，其輸出電壓為：30304O222iiiiiiREFDVDVV1010O222niiiniiinREFDVDVV)(V)(VV,VnnnREFmaxmin121220OOmaxO122VVnnREF選擇

6、基準電壓選擇基準電壓VREF的根據(jù)。的根據(jù)。nREFVV2數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院7 Di是是一位一位二進制數(shù)。二進制數(shù)。Di=0，Si 接接“地地”；Di=1，Si 接接A點點( (i = 03) )。 A點電位是點電位是“虛地虛地”，即：，即：VA =0。D0D1D2D3VOA9.1.3 倒倒T型電阻網絡型電阻網絡DAC 這是一個這是一個4比特比特( (4位位) )的倒的倒T型電阻網絡型電阻網絡DAC。VREF是是基準電壓基準電壓。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)

7、-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院8A 從從“D- -D”向左看的等效電阻是向左看的等效電阻是R。所以：。所以：RVIREF 各支路電流均為前一支路電流的一半。各支路電流均為前一支路電流的一半。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院9D0D1D2D3VOA 輸出模擬電壓輸出模擬電壓VO與與輸入輸入4位二進制數(shù)字量位二進制數(shù)字量D3D2D1D0成正比例。成正比例。012316842DIDIDIDIi304O22iiiREFDViRV輸入輸入4位二進制數(shù)字量位二進制

8、數(shù)字量D3D2D1D0常量常量30422iiiREFDRVi30422iiiDIV= VREF/24數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院10對于對于n位的倒位的倒T型電阻網絡型電阻網絡DAC，其輸出電壓為：，其輸出電壓為：1010O222niiiniiinREFDVDVV)(V)(VV,VnnnREFmaxmin121220OOmaxO122VVnnREF選擇基準電壓選擇基準電壓VREF的根據(jù)。的根據(jù)。nREFVV2數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器

9、2022-4-12北京理工大學 信息科學學院11當參考電壓當參考電壓VREF一定時，分辨率一定時，分辨率V只與只與DAC的位數(shù)的位數(shù)n有關。有關。n越越大，大，V 就越小，分辨率越高。因此也常用位數(shù)就越小，分辨率越高。因此也常用位數(shù)n表示表示DAC的精度。的精度。 V 叫做叫做DAC的的絕對絕對分辨率。分辨率。9.1.6 DAC的主要參數(shù)的主要參數(shù)是是DAC輸出電壓的輸出電壓的最小幅度間隔最小幅度間隔，也是當輸入數(shù)字信號最低位變，也是當輸入數(shù)字信號最低位變化化1 1時，輸出模擬電壓的變化量。分辨率用時，輸出模擬電壓的變化量。分辨率用V表示：表示：1. .DAC的分辨率的分辨率nREFVV2)(

10、V)(VVnnnREFmax12122O121OnmaxVVV/ Vomax=( (2n-1) )-1叫做叫做DAC的的相對相對分辨率。分辨率。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院122. .DAC的轉換誤差的轉換誤差比例系數(shù)誤差比例系數(shù)誤差。它是由。它是由參考電壓參考電壓VREF偏離標準值所產生的誤差偏離標準值所產生的誤差。 理想?yún)⒖茧妷豪硐雲(yún)⒖茧妷?VREF 參考電壓大于參考電壓大于 VREF 參考電壓小于參考電壓小于 VREF 輸入數(shù)字量輸入數(shù)字量 D 輸出電壓輸出電壓 Vo 0 比例系數(shù)誤差示

11、意圖比例系數(shù)誤差示意圖 )(VVnnREFmax122OVomin=0不變。不變。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院13失調失調誤差誤差。它是由。它是由運算放大器的運算放大器的零漂零漂所所引起引起的的誤差。失調誤差與誤差。失調誤差與輸入數(shù)字量無關，輸入數(shù)字量無關，它它表現(xiàn)為整體輸出電壓表現(xiàn)為整體輸出電壓的的上移或下移上移或下移。 無失調電壓無失調電壓 失調電壓大于失調電壓大于 0 失調電壓小于失調電壓小于 0 輸入數(shù)字量輸入數(shù)字量 D 輸出電壓輸出電壓 Vo 0 失調誤差示意圖失調誤差示意圖 非線性

12、非線性誤差誤差。它是由。它是由參考電源的波動，電參考電源的波動，電阻網絡中電阻的誤差，阻網絡中電阻的誤差，電子開關的導通電阻電子開關的導通電阻的分散性，運算放大的分散性，運算放大器的非理想特性等器的非理想特性等因因素引起的素引起的。它們的存。它們的存在使在使DAC的的輸出電壓輸出電壓臺階并不完全相等。臺階并不完全相等。 數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院14VO3. .DAC的轉換速度的轉換速度 用用建立時間建立時間tSET來定量描述來定量描述DAC的轉換速度。的轉換速度。 從輸入數(shù)字量發(fā)生變化開始

13、到從輸入數(shù)字量發(fā)生變化開始到輸出電壓進入與穩(wěn)態(tài)值相差輸出電壓進入與穩(wěn)態(tài)值相差1/2LSB范圍以內的這段時間范圍以內的這段時間稱為建立時間稱為建立時間。 運算放大器的建立時間是運算放大器的建立時間是DAC建立時間建立時間tSET的主要成分的主要成分。 不包含不包含運算放大器的單片集成運算放大器的單片集成DAC的建立時間最短為的建立時間最短為0.1s。包含包含運放時，運放時，DAC的建立時間的建立時間最短為最短為1.5s。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院159.1.7 DAC的應用的應用10O22ni

14、iinREFDVV DAC 倒倒T型型電電阻阻網網絡絡 Vi Din VREF - + Vo R Io DAC 用用作作程程控控放放大大器器示示意意圖圖 I 若令若令VREF= Vi ，則：，則：10O22niiiniDVV10O221niiiniVDVVA所以所以AV 的范圍在：的范圍在：0 (2n-1)/2n 1。1. . 數(shù)控增益放大器數(shù)控增益放大器數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院16 DAC 倒倒T型型電電阻阻網網絡絡 Vi Din VREF - + Vo R Io DAC 用用作作程程控

15、控放放大大器器示示意意圖圖 II 10O10REFO2222niiinniiinDRVDRVIRVDRVniiini10O2210O22niiiniVDVVA所以所以AV 的范圍在：的范圍在：1 2n/(2n-1) 2n 。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院172. . 波形發(fā)生器波形發(fā)生器 波形數(shù)據(jù)發(fā)生器是由一個波形數(shù)據(jù)發(fā)生器是由一個計數(shù)器計數(shù)器( (通常為加法計數(shù)通常為加法計數(shù)器器) )和一個存儲有波形數(shù)和一個存儲有波形數(shù)據(jù)的存儲器據(jù)的存儲器( (ROM或或RAM) )所組成。所組成。 DAC

16、Din CLK Vo DAC 用用作作波波形形發(fā)發(fā)生生器器 波波形形數(shù)數(shù)據(jù)據(jù)發(fā)發(fā)生生器器 數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院182. . 波形發(fā)生器波形發(fā)生器 0 t (存儲器地址存儲器地址) ui (數(shù)據(jù)數(shù)據(jù)) 1 DDS 信號發(fā)生器波形數(shù)據(jù)示意圖信號發(fā)生器波形數(shù)據(jù)示意圖 1.0 0.866 0.5 -0.5 -0.866 -1.0 2 3 4 5 6 7 8 9 10 11 12 0 波形數(shù)據(jù)發(fā)生器是由一個波形數(shù)據(jù)發(fā)生器是由一個計數(shù)器計數(shù)器( (通常為加法計數(shù)通常為加法計數(shù)器器) )和一個存儲有

17、波形數(shù)和一個存儲有波形數(shù)據(jù)的存儲器據(jù)的存儲器( (ROM或或RAM) )所組成。所組成。 這種波形發(fā)生器叫做這種波形發(fā)生器叫做DDS( (直接數(shù)據(jù)合成直接數(shù)據(jù)合成) )信號信號發(fā)生器。發(fā)生器。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院199.2 模數(shù)轉換器模數(shù)轉換器( (Analog Digit Convert, ADC) )把把模擬信號模擬信號轉換為轉換為數(shù)字信號數(shù)字信號的過程分三個步驟：的過程分三個步驟：采采（?。颖３郑ㄈ。颖３?、量化量化、編碼編碼。采樣保持器采樣保持器A/D轉換器轉換器數(shù)字輸出數(shù)字

18、輸出模擬輸入模擬輸入對輸入模擬信號的采樣由對輸入模擬信號的采樣由采樣保持器采樣保持器完成。完成。A/D轉換器轉換器對采樣保持器對采樣保持器輸出的直流電壓輸出的直流電壓信號進行信號進行量化量化和編碼和編碼，即：，即：量化和編碼量化和編碼是由是由A/D轉換器轉換器完成。完成。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院209.2.1 采樣保持采樣保持TSTS是兩個采樣值之間是兩個采樣值之間的時間間隔，其倒數(shù)的時間間隔，其倒數(shù)就是就是采樣頻率采樣頻率fS。即：。即： fS =1/ TS。采樣頻率采樣頻率fS要要大于

19、大于被被采信號所含頻率分量采信號所含頻率分量最大值的最大值的兩倍兩倍以上。以上。即：即： fS2fmax。通常取通常取fS(3(35)5)fmax。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院21采樣保持器的電路結構：采樣保持器的電路結構： VO Vi - + C 取取樣樣脈脈沖沖 Vi - + 電電子子開開關關 （a）采采樣樣保保持持原原理理圖圖 兩個運算放大器接成了兩個運算放大器接成了電壓跟隨器電壓跟隨器的形式。的形式。 電壓跟隨器的特點是：輸入、輸出電壓跟隨器的特點是：輸入、輸出同相同相，電壓，電壓增益

20、為增益為1，輸入阻抗，輸入阻抗極大極大（可視為（可視為），輸出阻抗），輸出阻抗極小極?。梢暈椋梢暈?）。）。 電壓跟隨器的作用是電壓跟隨器的作用是緩沖器緩沖器。對輸入、輸出起。對輸入、輸出起緩沖隔離緩沖隔離的作用。的作用。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院22采樣保持器的電路結構：采樣保持器的電路結構： VO Vi - + C 取取樣樣脈脈沖沖 Vi - + 電電子子開開關關 （a）采采樣樣保保持持原原理理圖圖 取樣脈沖到達時取樣脈沖到達時, 電子開關閉合，電容電子開關閉合，電容C被被迅速充電迅

21、速充電至輸入電壓至輸入電壓Vi。 取樣脈沖消失時取樣脈沖消失時, 電子開關斷開，電容電子開關斷開，電容C保持保持剛采集到的輸入電壓剛采集到的輸入電壓 Vi。同時。同時C上的采集電壓通過上的采集電壓通過輸出緩沖器輸出緩沖器輸出為輸出為VO。 采樣時間采樣時間的長短取決于的長短取決于充電時間常數(shù)充電時間常數(shù)，而，而保持時間保持時間的長短取決于的長短取決于放電時間放電時間常數(shù)。二者均取決于電容常數(shù)。二者均取決于電容C的容量大小。的容量大小。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院23采樣保持器的電路結構：采樣保

22、持器的電路結構： VO Vi - + C 取取樣樣脈脈沖沖 Vi - + 電電子子開開關關 （a）采采樣樣保保持持原原理理圖圖 取樣過程中電容取樣過程中電容C上的電壓達到穩(wěn)態(tài)值所需時間上的電壓達到穩(wěn)態(tài)值所需時間( (稱為稱為獲取時間獲取時間) )和和保持階段保持階段輸出電壓的下降率輸出電壓的下降率VO/T是衡量取樣是衡量取樣-保持電路性能的保持電路性能的兩個重要標志。兩個重要標志。 獲取時間獲取時間越短越好，越短越好，輸出電壓的下降率輸出電壓的下降率VO/T越小越好越小越好。二者對。二者對取樣電容取樣電容C的大小要求是矛盾的。的大小要求是矛盾的。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章

23、 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院24 VO Vi - + C 取樣脈沖取樣脈沖 Vi - + （b）實用采樣保持電路）實用采樣保持電路 數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院259.2.2 量化與編碼量化與編碼數(shù)字信號不僅在數(shù)字信號不僅在時間上是離散時間上是離散的，而且在數(shù)值大小的變的，而且在數(shù)值大小的變化上也是化上也是不連續(xù)的不連續(xù)的( (數(shù)值變化上是離散的數(shù)值變化上是離散的) )。數(shù)字信號的任何一個數(shù)字量的大小只能是某個數(shù)字信號的任何一個數(shù)字量的大小

24、只能是某個規(guī)定的最規(guī)定的最小數(shù)量單位小數(shù)量單位的整倍數(shù)。的整倍數(shù)。量化單位就是測量電壓的最小單位。用量化電壓去量化單位就是測量電壓的最小單位。用量化電壓去近似近似地地表示一個直流電壓表示一個直流電壓( (取樣電壓取樣電壓) )大小的大小的過程叫做模擬電過程叫做模擬電壓的壓的量化量化。這樣一個這樣一個規(guī)定的規(guī)定的最小數(shù)量單位最小數(shù)量單位叫做叫做量化單位量化單位，用，用表示。表示。數(shù)字信號最低有效位數(shù)字信號最低有效位( (LSB) )的的1所代表的數(shù)量大小就等于所代表的數(shù)量大小就等于量化單位量化單位。（相當于。（相當于D/A轉換器的分辨率）轉換器的分辨率）數(shù)字電路數(shù)字電路分析與設計分析與設計 第第

25、9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院269.2.2 量化與編碼量化與編碼模擬電壓幅度的變化是連續(xù)的，模擬電壓幅度的變化是連續(xù)的，它不一定能被它不一定能被整除整除。所以量化過程不可避免地會引入誤差。這種誤差稱為所以量化過程不可避免地會引入誤差。這種誤差稱為量量化誤差化誤差。有兩種劃分量化電平的方法。有兩種劃分量化電平的方法。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院27111110101100011010001000輸入信號1V7/8V6/8V5/8V4/8

26、V3/8V2/8V1/8V0二進制代碼代表的模擬電壓7=7/8（V）6=6/8（V）5=5/8（V）4=4/8（V）3=3/8（V）2=2/8（V）1=1/8（V）0 =0 （V）劃分量化電平方法一：劃分量化電平方法一：n為為A/D轉換器的數(shù)字位數(shù)。轉換器的數(shù)字位數(shù)。例如：例如：Vimax = 1v，n = 3，最大量化誤差為最大量化誤差為。則：則：最大量化誤差：最大量化誤差：=1/8( (v) )。nmaxV/2DAi最大模擬輸入電壓v8121v3數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院28111110

27、101100011010001000輸入信號二進制代碼1V13/15V11/15V9/15V7/15V5/15V3/15V1/15V0代表的模擬電壓7=14/15（V）6=12/15（V）5=10/15（V）4= 8/15（V）3= 6/15（V）2= 4/15（V）1= 2/15（V）0 = 0 (V）劃分量化電平方法二：劃分量化電平方法二：n為為A/D轉換器的數(shù)字位數(shù)。轉換器的數(shù)字位數(shù)。例如：例如：Vimax = 1v，n = 3，最大量化誤差為最大量化誤差為/2/2。212DA1inmaxV/最大模擬輸入電壓則：則：最大量化誤差：最大量化誤差：/2 /2 = 1/15( (v) )。v1

28、522121v4將模擬電壓量化后的數(shù)值用將模擬電壓量化后的數(shù)值用代碼表示的過程叫做代碼表示的過程叫做編碼編碼。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院299.2.3 并行比較式并行比較式ADCD2D1D0 采用的是第二種劃分量化電采用的是第二種劃分量化電平的方法。平的方法。 由分壓器、電壓比較器、寄由分壓器、電壓比較器、寄存器、譯碼器存器、譯碼器( (代碼轉換器代碼轉換器) )組成。組成。12345670246142CCCCCCCDCCCDCD 譯碼器譯碼器函數(shù)表達式為：函數(shù)表達式為：數(shù)字電路數(shù)字電路分析

29、與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院30 并行比較式并行比較式 ADC 的輸入的輸入-輸出關系表（譯碼器真值表）輸出關系表（譯碼器真值表） 比較器輸出比較器輸出 編碼器輸出編碼器輸出 輸入電壓輸入電壓 Vi 量化電平量化電平 C7 C6 C5 C4 C3 C2 C1 D2 D1 D0 0，VREF/15） 0 0 0 0 0 0 0 0 0 0 0 VREF/15，3VREF /15） 2/15VREF 0 0 0 0 0 0 1 0 0 1 3VREF/15，5VREF/15） 4/15VREF 0 0 0 0 0 1

30、 1 0 1 0 5VREF/15，7VREF/15） 6/15VREF 0 0 0 0 1 1 1 0 1 1 7VREF/15，9VREF/15） 8/15VREF 0 0 0 1 1 1 1 1 0 0 9VREF/15，11VREF/15） 10/15VREF 0 0 1 1 1 1 1 1 0 1 11VREF/15，13VREF/15） 12/15VREF 0 1 1 1 1 1 1 1 1 0 13VREF/15，VREF） 14/15VREF 1 1 1 1 1 1 1 1 1 1 12345670246142CCCCCCCDCCCDCD數(shù)字電路數(shù)字電路分析與設計分析與設計 第

31、第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院31 比較器和寄存器兼有取樣比較器和寄存器兼有取樣-保持功能保持功能，故可省去取樣，故可省去取樣-保持電路。保持電路。D2D1D0并行比較式并行比較式ADC的特點：的特點： 最大優(yōu)點是最大優(yōu)點是轉換速度快轉換速度快。8bit并行并行ADC的速度的速度 vO，則，則保留保留最高位最高位的的“1”；若；若vI vO，則，則去去掉掉最高位的最高位的“1”。 再使寄存器的再使寄存器的次高位次高位置置1，比較比較vI和和vO的大小以決定的大小以決定是否保留是否保留次高位次高位的的“1”。 此過程一直進行到寄存器此過

32、程一直進行到寄存器的最低位時為止的最低位時為止。 將逐次漸進寄存將逐次漸進寄存器的器的最高位最高位置置1，使其輸出為使其輸出為 10000。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院40 這是一個這是一個3位位二進制數(shù)碼二進制數(shù)碼逐次逼近式逐次逼近式A/D轉換器轉換器。 C為比較器為比較器。若若vIvO，則，則vB=0；若；若vI 0VREF0000000 vL=0時，時，Q0Q1Qn-1=000，QA=0。S0閉合，閉合，vO=0。S1接向接向vI。vO=0 vL=1時時, ,S0斷開斷開, ,開始轉換。

33、開始轉換。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院54vI0VREF0100001 vL=0時，時，Q0Q1Qn-1=000，QA=0。S0閉合，閉合，vO=0。S1接向接向vI。vO0VREF0100011vO0VREF0100011 當當vO上升到上升到vO0時，比較器輸出為時，比較器輸出為0，計數(shù)器停止計數(shù)，計數(shù)器停止計數(shù)，T2=NTCP。vO00001-1-210REF0ITTdt)V(RCdtvRC數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4

34、-12北京理工大學 信息科學學院57把把T1= 2nTCP和和T2=NTCP代入上式：代入上式：01-1-210REF0ITTdt)V(RCdtvRC02REF1ITVTvnNVv2REFIREFI2VvNn 輸出數(shù)字量輸出數(shù)字量N與輸入電壓與輸入電壓vI成正比例。成正比例。 輸出數(shù)字量輸出數(shù)字量N僅與基準電壓僅與基準電壓VREF有關有關，而與而與積分元件積分元件R、C和時鐘周期和時鐘周期TCP無關無關。12REFITTVv 數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院58 雙積分式雙積分式ADC的最大優(yōu)點就

35、是的最大優(yōu)點就是工作性能穩(wěn)定、轉換精度較高工作性能穩(wěn)定、轉換精度較高。 成本相對較低，即：可用精度、成本較低的元件制作出精度很高成本相對較低，即：可用精度、成本較低的元件制作出精度很高的雙積分式的雙積分式ADC。 雙積分式雙積分式ADC的另一個優(yōu)點就是抗干擾能力比較強。的另一個優(yōu)點就是抗干擾能力比較強。 適用于對適用于對A/D轉換速度要求不高，但對精度要求很高的應用場合轉換速度要求不高，但對精度要求很高的應用場合（數(shù)字式電壓表）。（數(shù)字式電壓表）。雙積分式雙積分式ADC的特點：的特點： 雙積分式雙積分式ADC的主要缺點就是工作速度較低。一次轉換所需時間的主要缺點就是工作速度較低。一次轉換所需時

36、間至少要在至少要在2T1以上，即以上，即2n+1TCP。雙積分式。雙積分式ADC的轉換速度一般在的轉換速度一般在每秒幾十次以內。每秒幾十次以內。數(shù)字電路數(shù)字電路分析與設計分析與設計 第第9章章 數(shù)數(shù)-模、模模、模-數(shù)變換器數(shù)變換器2022-4-12北京理工大學 信息科學學院599.2.8 ADC的參數(shù)的參數(shù)1. .ADC的分辨率的分辨率A/D 轉換器轉換器的的分辨率（又稱分解度）是以輸出二進制數(shù)分辨率（又稱分解度）是以輸出二進制數(shù)或十進制數(shù)的或十進制數(shù)的位數(shù)位數(shù)來表示的來表示的，它說明它說明A/D 轉換器轉換器對輸入對輸入信號的分辨能力信號的分辨能力。 從理論上講，從理論上講，n位二進制數(shù)字輸出的位二進制數(shù)字輸出的A/D 轉換器應能區(qū)轉換器應能區(qū)分分輸入模擬電壓輸入模擬電壓的的2n個不同等級個不同等級大小，能區(qū)分輸入電壓大小，能區(qū)分輸入電壓的最小差異為的最小差異為FSR/2n（滿