RISC和CISC的區(qū)別

1、RISC和CISC的區(qū)別RISC 的簡(jiǎn)介RISC（reduced instruction set computer ，精簡(jiǎn)指令集計(jì)算機(jī) ）是一種執(zhí) 行較少類型計(jì)算機(jī)指令的微處理器 （ 如下圖 ）起源于 80 年代的 MIPS 主機(jī)，RISC 機(jī)中采用的微處理器統(tǒng)稱 RISC 處理 器。這樣一來，它能夠以更快的速度執(zhí)行操作 （每秒執(zhí)行更多百萬條指令，即 MIPS）。因?yàn)橛?jì)算機(jī)執(zhí)行每個(gè)指令類型都需要額外的晶體管和電路元件，計(jì)算 機(jī)指令集越大就會(huì)使微處理器更復(fù)雜，執(zhí)行操作也會(huì)更慢。RISC 的簡(jiǎn)單使得在選擇如何使用微處理器上的空間時(shí)擁有更多的自由。比起從前，高級(jí)語言編譯器能產(chǎn)生更有效的代碼，因?yàn)榫幾g

2、器使用RISC 機(jī)器上的更小的指令集。RISC 微處理器不僅精簡(jiǎn)了指令系統(tǒng)，采用超標(biāo)量和超流水線結(jié)構(gòu)；它們 的指令數(shù)目只有幾十條，卻大大增強(qiáng)了并行處理能力。如： 1987 年 Sun Microsystem 公司推出的 SPARC 芯片就是一種超標(biāo)量結(jié)構(gòu)的 RISC 處理器。而 SGI 公司推出的 MIPS處理器則采用超流水線結(jié)構(gòu)，這些 RISC 處理器在構(gòu)建并 行精簡(jiǎn)指令系統(tǒng)多處理機(jī)中起著核心的作用。RISC 處理器是當(dāng)今 UNIX 領(lǐng)域 64位多處理機(jī)的主流芯片。其特點(diǎn)主要有：一，由于指令集簡(jiǎn)化后，流水線以及常用指令均可用硬件 執(zhí)行；二，采用大量的寄存器，使大部分指令操作都在寄存器之間進(jìn)行

3、，提高 了處理速度；三，采用緩存 - 主存- 外存三級(jí)存儲(chǔ)結(jié)構(gòu)，使取數(shù)與存數(shù)指令分開 執(zhí)行，使處理器可以完成盡可能多的工作，且不因存儲(chǔ)器存取信息而放慢處理速度。由于 RISC 處理器指令簡(jiǎn)單、采用硬布線控制邏輯、處理能力強(qiáng)、速度 快，世界上絕大部分 UNIX 工作站和服務(wù)器廠商均采用 RISC 芯片作 CPU 用。RISC 芯片的工作頻率一般在 400MH 或量級(jí)。時(shí)鐘頻率低，功率消耗少， 溫升也少，機(jī)器不易發(fā)生故障和老化，提高了系統(tǒng)的可靠性。單一指令周期容 納多部并行操作。在 RISC 微處理器發(fā)展過程中。曾產(chǎn)生了超長(zhǎng)指令字 (VLIW) 微處理器，它使用非常長(zhǎng)的指令組合，把許多條指令連在一

4、起，以能并行執(zhí) 行。VLIW 處理器的基本模型是標(biāo)量代碼的執(zhí)行模型，使每個(gè)機(jī)器指令內(nèi)有多 個(gè)操作。有些 RISC 處理器中也采用少數(shù) VLIW 指令來提高處理速度。Pentium 4 微處理器體系結(jié)構(gòu)完全采用 RISC體系結(jié)構(gòu)。CISC 的簡(jiǎn)介CISC 是復(fù)雜指令系統(tǒng)計(jì)算機(jī)(Complex Instruction Set Computer) 的簡(jiǎn) 稱，微處理器是臺(tái)式計(jì)算機(jī)系統(tǒng)的基本處理部件，每個(gè)微處理器的核心是運(yùn)行 指令的電路。指令由完成任務(wù)的多個(gè)步驟所組成，把數(shù)值傳送進(jìn)寄存器或進(jìn)行 相加運(yùn)算。復(fù)雜指令集計(jì)算機(jī)(Complex Instruction Set Computer ， CISC)早

5、期的計(jì) 算機(jī)部件比較昂貴，主頻低，運(yùn)算速度慢。為了提高運(yùn)算速度，人們不得不將 越來越多的復(fù)雜指令加入到指令系統(tǒng)中，以提高計(jì)算機(jī)的處理效率，這就逐步 形成復(fù)雜指令集計(jì)算機(jī)體系。為了在有限的指令長(zhǎng)度內(nèi)實(shí)現(xiàn)更多的指令，人們 又設(shè)計(jì)了操作碼擴(kuò)展。然后，為了達(dá)到操作碼擴(kuò)展的先決條件 - 減少地址碼， 設(shè)計(jì)師又發(fā)現(xiàn)了各種尋址方式，如基址尋址、相對(duì)尋址等，以最大限度地壓縮 地址長(zhǎng)度，為操作碼留出空間。In tel公司的 X86 系列 CPL 是典型的 CISC 體 系的結(jié)構(gòu)， 從最初的 8086 到后來的 Pentium系列，每出一代新的 CPU 都會(huì) 有自己新的指令，而為了兼容以前的 CPU 平臺(tái)上的軟件

6、，舊的 CPU 的指令集又 必須保留，這就使指令的解碼系統(tǒng)越來越復(fù)雜。CISC 可以有效地減少編譯代 碼中指令的數(shù)目，使取指操作所需要的內(nèi)存訪問數(shù)量達(dá)到最小化。此外 CISC 可以簡(jiǎn)化編譯器結(jié)構(gòu)，它在處理器指令集中包含了類似于程序設(shè)計(jì)語言結(jié)構(gòu)的 復(fù)雜指令，這些復(fù)雜指令減少了程序設(shè)計(jì)語言和機(jī)器語言之間的語義差別，而 且簡(jiǎn)化了編譯器的結(jié)構(gòu)。為了支持復(fù)雜指令集， CISC通常包括一個(gè)復(fù)雜的數(shù)據(jù)通路和一個(gè)微程序 控制器。微程序控制器由一個(gè)微程序存儲(chǔ)器、一個(gè)微程序計(jì)數(shù)器 (MicroPC) 和 地址選擇邏輯構(gòu)成。在微程序存儲(chǔ)器中的每一個(gè)字都表示一個(gè)控制字，并且包 含了一個(gè)時(shí)鐘周期內(nèi)所有數(shù)據(jù)通路控制信號(hào)的

7、值。 這就意味著控制字中的每一 位表示一個(gè)數(shù)據(jù)通路控制線的值。例如，它可以用于加載寄存器或者選擇 ALU 中的一個(gè)操作。此外每個(gè)處理器指令都由一系列的控制字組成。當(dāng)從內(nèi)存中取 出這樣的一條指令時(shí)，首先把它放在指令寄存器中， 然后地址選擇邏輯再根據(jù) 他來確定微程序存儲(chǔ)器中相應(yīng)的控制字順序起始地址。當(dāng)把該起始地址放入 MicroPC 中后，就從微程序內(nèi)存中找到相應(yīng)的控制字，并利用它在數(shù)據(jù)通路中 把數(shù)據(jù)從一個(gè)寄存器傳送到另一個(gè)寄存器。由于 MicroPC 中的地址并發(fā)遞增來 指向下一個(gè)控制字， 因此對(duì)于序列中的每個(gè)控制器都會(huì)重復(fù)一遍這一步驟。最 終，當(dāng)執(zhí)行完最后一個(gè)控制字時(shí)，就從內(nèi)存中取出一條新的指

8、令，整個(gè)過程會(huì) 重復(fù)進(jìn)行。 由此可見， 控制字的數(shù)量及時(shí)鐘周期的數(shù)目對(duì)于每一條指令都可以 是不同的。因此在 CISC 中很難實(shí)現(xiàn)指令流水操作。另外，速度相對(duì)較慢的微 程序存儲(chǔ)器需要一個(gè)較長(zhǎng)的時(shí)鐘周期。 由于指令流水和短的時(shí)鐘周期都是快速 執(zhí)行程序的必要條件，因此 CISC 體系結(jié)構(gòu)對(duì)于高效處理器而言不太合適的。CISC 存在的問題：指令系統(tǒng)龐大，指令功能復(fù)雜，指令格式、尋址方式 多；執(zhí)行速度慢；難以優(yōu)化編譯，編譯程序復(fù)雜； 80%的指令在 20%的運(yùn)行時(shí) 間使用；無法并行；無法兼容；導(dǎo)致 CISC 指令系統(tǒng)復(fù)雜的主要原因：減少語義差距減少存儲(chǔ)空間，提高 速度為了向上兼容帶來的后果電路復(fù)雜，編譯

9、效率低無法并行；無法兼容典型 的 CISC產(chǎn)品項(xiàng)目 VAX11/780 1978 年 Intel80386 1985 年 MC68020 1984 年指 令條數(shù) 304111 101 尋址方式 24 11 16 指令格式變長(zhǎng) (2-57byte) 變長(zhǎng)(1- 17byte)RISC 和 CISC 的區(qū)別CISC(復(fù)雜指令集計(jì)算機(jī))和 RISC(精簡(jiǎn)指令集計(jì)算機(jī))是當(dāng)前 CPU 勺兩種 架構(gòu)。它們的區(qū)別在于不同的 CPU 設(shè)計(jì)理念和方法。早期的 CPU 全部是 CISC 架構(gòu)，它的設(shè)計(jì)目的是要用最少的機(jī)器語言指令來完成所需的計(jì)算任務(wù)。 RISC 和 CISC 是設(shè)計(jì)制造微處理器的兩種典型技術(shù)，雖

10、然它們都是試圖在體系結(jié) 構(gòu)、操作運(yùn)行、軟件硬件、編譯時(shí)間和運(yùn)行時(shí)間等諸多因素中做出某種平衡，以求達(dá)到高效的目的，但采用的方法不同，因此，在很多方面差異很大，它們 主要有：(1) 指令系統(tǒng)：RISC 設(shè)計(jì)者把主要精力放在那些經(jīng)常使用的指令上，盡量 使它們具有簡(jiǎn)單高效的特色。對(duì)不常用的功能，常通過組合指令來完成。因此，在 RISC 機(jī)器上實(shí)現(xiàn)特殊功能時(shí)，效率可能較低。但可以利用流水技術(shù)和 超標(biāo)量技術(shù)加以改進(jìn)和彌補(bǔ)。而 CISC 計(jì)算機(jī)的指令系統(tǒng)比較豐富，有專用指 令來完成特定的功能。因此，處理特殊任務(wù)效率較高。(2) 存儲(chǔ)器操作：RISC 對(duì)存儲(chǔ)器操作有限制，使控制簡(jiǎn)單化；而 CISC 機(jī) 器的存

11、儲(chǔ)器操作指令多，操作直接。(3) 程序：RISC 匯編語言程序一般需要較大的內(nèi)存空間，實(shí)現(xiàn)特殊功能時(shí) 程序復(fù)雜，不易設(shè)計(jì)；而 CISC 匯編語言程序編程相對(duì)簡(jiǎn)單，科學(xué)計(jì)算及復(fù)雜 操作的程序社設(shè)計(jì)相對(duì)容易，效率較高。中斷：RISC 機(jī)器在一條指令執(zhí)行的適當(dāng)?shù)胤娇梢皂憫?yīng)中斷；而 CIS C 機(jī)器是在一條指令執(zhí)行結(jié)束后響應(yīng)中斷。CPU: RISCCPL 包含有較少的單元電路，因而面積小、功耗低；而CISCCPLfe含有豐富的電路單元，因而功能強(qiáng)、面積大、功耗大。(6) 設(shè)計(jì)周期：RISC 微處理器結(jié)構(gòu)簡(jiǎn)單，布局緊湊，設(shè)計(jì)周期短，且易于采用最新技術(shù)；CISC 微處理器結(jié)構(gòu)復(fù)雜，設(shè)計(jì)周期長(zhǎng)。(7) 用戶使用：RISC 微處理器結(jié)構(gòu)簡(jiǎn)單，指令規(guī)整，性能容易把握，易學(xué) 易用；CISC 微處理器結(jié)構(gòu)復(fù)雜，功能強(qiáng)大，實(shí)現(xiàn)特殊功能容易。(8) 應(yīng)用范圍：由于 RISC 指令系統(tǒng)的確定與特定的應(yīng)用領(lǐng)域有關(guān)，故RISC 機(jī)器更適合于專用機(jī)；而 CISC 機(jī)器則更適合于通用機(jī)。從 CISC 至URISC CISC 指令系統(tǒng)存在的問題：20%與 80%規(guī)律 CISC 中，大約 20%的指令占據(jù)了 80%的處理機(jī)時(shí)間。其余 80%旨令：使用頻度只占 20%勺處 理機(jī)運(yùn)行時(shí)間 VLSI 技術(shù)的發(fā)展引起的問題 VLSI 工藝要求規(guī)整性，RISC 正好 適應(yīng)了VLSI 工藝的要求主存與控