2015年計算機組成原理復習題

1、精選優(yōu)質文檔-傾情為你奉上計算機組成原理習題一、選擇題1  從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結構看，至今絕大多數(shù)計算機仍屬于（ ）計算機。 A  并行    B  馮·諾依曼    C  智能    D  串行2  某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（  ）。 A  -(231-1)    B  -(230-1)

2、    C  -(231+1)    D  -(230+1)3  以下有關運算器的描述，（ ）是正確的。A  只做加法運算    B  只做算術運算C  算術運算與邏輯運算    D  只做邏輯運算4  EEPROM是指（  ）。A  讀寫存儲器   B  只讀存儲器   C  閃速存儲器 

3、0; D  電擦除可編程只讀存儲器5  常用的虛擬存儲系統(tǒng)由（  ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。A  cache-主存    B  主存-輔存    C  cache-輔存    D  通用寄存器-cache6 馮·諾依曼機工作的基本方式的特點是（  ）。A  多指令流單數(shù)據(jù)流 B 按地址訪問并順序執(zhí)行指令C堆棧操作 D 存貯器按內容選擇地址7  在機器數(shù)（

4、 ）中，零的表示形式是唯一的。A  原碼    B  補碼    C  反碼8  在定點二進制運算器中，減法運算一般通過（ ）來實現(xiàn)。A  原碼運算的二進制減法器 B  補碼運算的二進制減法器C  原碼運算的十進制加法器    D  補碼運算的二進制加法器9 某計算機字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（ ）。A  064MB   

5、; B  032MB    C  032M    D  064M10虛擬存儲技術主要解決存儲器的（ ）問題。A  速度    B  擴大存儲容量    C  成本    D  前三者兼顧11 下列數(shù)中最小的數(shù)是（  ）。A  （）2    B  （52）8    C  （）BCD

6、    D  （23）1612  某DRAM芯片，其存儲容量為512K×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（ ）。A  8，512    B  512，8    C  18，8    D  19，813 交叉存儲器實質上是一種多模塊存儲器，它用（ ）方式執(zhí)行多個獨立的讀寫操作。A  流水式并行    B  資源重復  

7、;  C  順序    D  資源共享14 運算器的核心功能部件是（ ）。A  數(shù)據(jù)總線    B  ALU    C  狀態(tài)條件寄存器    D  通用寄存器15 某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（  ）。A  1M    B  4MB    C  4M 

8、;   D  1MB16   某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（ ）。A  20    B  28    C  30    D  3217   雙端口存儲器所以能進行高速讀/寫操作，是因為采用（  ）。A  高速芯片    B  新型器件   

9、0; C  流水技術    D  兩套相互獨立的讀寫電路18 某機字長64位，1位符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大正整數(shù)為（ ）。A  +(263-1)    B  +(264-1)    C  +(263+1)    D  +(264+1)19 請從下面浮點運算器中的描述中選出兩個描述正確的句子（ ）。A  浮點運算器可用兩個松散連接的定點運算部件階碼和尾數(shù)部件來實現(xiàn)。

10、B  階碼部件可實現(xiàn)加，減，乘，除四種運算。C  階碼部件只進行階碼相加，相減和比較操作。D  尾數(shù)部件只進行乘法和除法運算。20  存儲單元是指（）。A  存放1個二進制信息位的存儲元    B  存放1個機器字的所有存儲元集合C  存放1個字節(jié)的所有存儲元集合    D  存放2個字節(jié)的所有存儲元集合21  某機字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（  ）。A  01M   

11、 B  0512K    C  056K    D  0256K22 直接映射cache的主要優(yōu)點是實現(xiàn)簡單。這種方式的主要缺點是（ ）。A  它比其他cache映射方式價格更貴B  如果使用中的2個或多個塊映射到cache同一行，命中率則下降C  它的存取時間大于其它cache映射方式D  cache中的塊數(shù)隨著主存容量增大而線性增加23 虛擬存儲器中段頁式存儲管理方案的特性為（  ）。A  空間浪費大，存儲共享不易，存儲保護容易，不能動態(tài)連接

12、B  空間浪費小，存儲共享容易，存儲保護不易，不能動態(tài)連接C  空間浪費大，存儲共享不易，存儲保護容易，能動態(tài)連接D  空間浪費小，存儲共享容易，存儲保護容易，能動態(tài)連接24 主存貯器和CPU之間增加cache的目的是（  ）。A  解決CPU和主存之間的速度匹配問題    B  擴大主存貯器容量C  擴大CPU中通用寄存器的數(shù)量 D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量25 馮·諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（&#

13、160; ）。A 指令操作碼的譯碼結果 B 指令和數(shù)據(jù)的尋址方式C 指令周期的不同階段 D 指令和數(shù)據(jù)所在的存儲單元26 一個C語言程序在一臺32位機器上運行。程序中定義了三個變量x、y和z，其中x和z為int型，y為short型。當x = 127，y = -9時，執(zhí)行賦值語句z = x+y后，x、y和z的值分別是（  ）。A x = FH，y = FFF9H，z = H B x = FH，y = FFF9H，z = FFFF0076HC x = FH，y = FFF7H，z = FFFF0076H D x = FH，y = FFF7H，z = H27浮點數(shù)加、減運算過程一般包括對階

14、、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。設浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X = 27´29/32，Y = 25´5/8，則用浮點加法計算X+Y的最終結果是（  ）。 A 00111 B 00111 C 01000 D發(fā)生溢出28 某計算機的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應裝入到的Cache組號是（  ）。A 0 B 2 C 4 D 629 某計算機主存容量為64 KB，其中ROM區(qū)為4 KB，其余為RAM區(qū)

15、，按字節(jié)編址?，F(xiàn)要用2 K×8位的ROM芯片和4 K×4位的RAM芯片來設計該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（  ）。 A 1、15B 2、15C 1、30D 2、3030 假設某計算機的存儲系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是（  ）。A 5% B 9.5%C 50%D 95%31 下列選項中，能縮短程序執(zhí)行時間的措施是I 提高CPU時鐘頻率II優(yōu)化數(shù)據(jù)通路結構 III 對程序進行編譯優(yōu)化A 僅I和IIB 僅I和IIIC II和IIID I、

16、II和III32假定有4個整數(shù)用8位補碼分別表示為r1=FEH，r2=F2H，r3=90H，r4=F8H。若將運算結果存放在一個8位寄存器中，則下列運算會發(fā)生溢出的是A r1×r2B r2×r3C r1×r4D r2×r433 假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double（int用補碼表示，float和double分別用IEEE 754單精度和雙精度浮點數(shù)格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位機器中執(zhí)行下列關系表達式，則結果為“真”的是Ii = (int) (float) iIIf = (f

17、loat) (int) fIIIf = (float) (double) fIV(d+f) - d = fA 僅I和II B 僅I和III C 僅II和III D 僅III和IV34假定用若干個2K×4位的芯片組成一個8 K×8位的存儲器，則地址0B1FH所在芯片的最小地址是A 0000HB 0600HC 0700HD 0800H35下列有關RAM和ROM的敘述中，正確的是IRAM是易失性存儲器，ROM是非易失性存儲器IIRAM和ROM都采用隨機存取方式進行信息讀取IIIRAM和ROM都可用作Cache IVRAM和ROM都需要進行刷新A 僅I和II B 僅II和IIIC

18、僅I、II和IVD 僅II、III和IV36下列選項中，描述浮點數(shù)操作速度指標的是A MIPS B CPI C IPC D MFLOPS37 float型數(shù)據(jù)通常用IEEE 754單精度浮點數(shù)格式表示。若編譯器將float型變量x分配在一個32位浮點寄存器FR1中，且x=-8.25，則FR1的內容是A C104 0000H B C242 0000H C C184 0000H D C1C2 0000H38下列各類存儲器中，不采用隨機存取方式的是A EPROM B CDROM C DRAM D SRAM39某計算機存儲器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M×8位的RAM芯片組

19、成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是A 22位 B 23位 C 25位 D 26位 40 單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（ ）。A  堆棧尋址方式    B  立即尋址方式    C  隱含尋址方式    D  間接尋址方式 41  RISC訪內指令中，操作數(shù)的物理位置一般安排在（  ）。A  棧頂和次棧頂    

20、B  兩個主存單元 C  一個主存單元和一個通用寄存器 D  兩個通用寄存器42 某CPU主頻為1.03GHz，采用4級指令流水線，每個流水段的執(zhí)行需要1個時鐘周期，假設CPU執(zhí)行了100條指令，在其執(zhí)行過程中，沒有發(fā)生任何流水線阻塞，此時流水線的吞吐率為（  ）。A 0.25×109條令/秒B 0.97×109 條指令/秒C 1.0×109條令/秒 D 1.03×109條指令/秒43  寄存器間接尋址方式中，操作數(shù)在（ ）。   A  通用寄存器 

21、60;  B  主存單元    C  程序計數(shù)器    D  堆棧 44  機器指令與微指令之間的關系是（   ）。A  用若干條微指令實現(xiàn)一條機器指令    B  用若干條機器指令實現(xiàn)一條微指令C  用一條微指令實現(xiàn)一條機器指令     D  用一條機器指令實現(xiàn)一條微指令 45  描述多媒體CPU基本概念中，不正確的是（ ）。A

22、0; 多媒體CPU是帶有MMX技術的處理器    B  MMX是一種多媒體擴展結構C  MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令D  多媒體CPU是以超標量結構為基礎的CISC機器 46  流水線中造成控制相關的原因是執(zhí)行（ ）指令而引起。 A  條件轉移    B  訪內    C  算邏    D  無條件轉移 47  PCI總線是一個高帶寬且與

23、處理器無關的標準總線。下面描述中不正確的是（  ）。A  采用同步定時協(xié)議    B  采用分布式仲裁策略 C  具有自動配置能力    D  適合于低成本的小系統(tǒng)48 同步控制是（ ）。A  只適用于CPU控制的方式 B  只適用于外圍設備控制的方式C  由統(tǒng)一時序信號控制的方式    D  所有指令執(zhí)行時間都相同的方式 49  描述PCI總線中基本概念不正確的句子是（  ）

24、。A  PCI總線是一個與處理器無關的高速外圍設備 B  PCI設備一定是主設備C  PCI總線的基本傳輸機制是猝發(fā)式傳送     D  系統(tǒng)中只允許有一條PCI總線 50  當前的CPU由（ ）組成。A  控制器    B  控制器、運算器、cache C  運算器、主存    D  控制器、ALU、主存 51  流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU

25、相比，一個m段流水CPU的吞吐能力（  ）。A  具備同等水平     B  不具備同等水平C  小于前者 D  大于前者52  為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（ ）。A  用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B  用微程序計數(shù)器µPC來產(chǎn)生后繼微指令地址C  通過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產(chǎn)生后繼微指令地址D  通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址 53   用于

26、對某個寄存器中操作數(shù)的尋址方式為（ ）。A  直接    B  間接    C  寄存器直接    D  寄存器間接 54 程序控制類的指令功能是（  ）。A  進行算術運算和邏輯運算 B  進行主存與CPU之間的數(shù)據(jù)傳送C  進行CPU和I/O設備之間的數(shù)據(jù)傳送     D  改變程序執(zhí)行的順序 55指令周期是指（   ）。A  CPU

27、從主存取出一條指令的時間 B  CPU執(zhí)行一條指令的時間C  CPU從主存取出一條指令加上執(zhí)行一條指令的時間    D  時鐘周期時間56  CPU中跟蹤指令后繼地址的寄存器是（  ）。A  地址寄存器    B  程序計數(shù)器    C  指令寄存器    D  通用寄存器57  某寄存器中的數(shù)值為指令碼，只有CPU的（  ）才能識別它。A  指令譯碼器&#

28、160;   B  判斷程序    C  微指令    D  時序信號58  在集中式總線仲裁中，（   ）方式響應時間最快，（ ）方式對（ ）最敏感。A  獨立請求方式    B  計數(shù)器定時查詢方式    C  菊花鏈方式 D 電路故障59  從以下有關RISC的描述中，選擇正確的答案（ ）A 采用RISC技術后，計算機的體系結構又恢復到早期的比較簡單的情況。B

29、為了實現(xiàn)兼容，新設計的RISC，是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實現(xiàn)的。C RISC的主要目標是減少指令數(shù)。D RISC設有乘、除法指令和浮點運算指令。60 同步通信之所以比異步通信具有較高的傳輸頻率，是因為同步通信（ ）A 不需要應答信號 B 總線長度較短C 用一個公共時鐘信號進行同步 D 各部件存取時間比較接近61 采用串行接口進行7位ASCII碼傳送，帶有一位奇校驗位、1位起始位和1位停止位，當波特率為9600波特時，字符傳送速率為（ ）。A 960 B 873 C 1371 D 48062 系統(tǒng)總線中地址線的功能是（ ）。A 選擇主存單元地址 B 選擇進行信息傳輸?shù)脑O備C 選

30、擇外存地址 D 指定主存和I/O設備接口電路的地址63 系統(tǒng)總線中控制線的功能是（ ）A 提供主存、I/O接口設備的控制信號和響應信號 B 提供數(shù)據(jù)信息C 提供時序信號 D 提供主存、I/O接口設備的響應信號64 PCI總線的基本傳輸機制是猝發(fā)式傳送。利用（ ）可以實現(xiàn)總線間的（ ）傳送，使所有的存取都按CPU的需要出現(xiàn)在總線上。PCI允許（ ）總線（ ）工作。A 橋 B 猝發(fā)式 C 并行 D 多條65 InfiniBand是一個高性能的（ ）標準，數(shù)據(jù)傳輸率達（ ），它可連接（ ）臺服務器，適合于高成本的（ ）計算機的系統(tǒng)。A I/O B 30GB/s C 64000 D 較大規(guī)模66 計算

31、機的外圍設備是指（ ）。A 輸入/輸出設備 B 外存儲器 C遠程通信設備 D 除了CPU和內存以外的其它設備67 CRT的顏色數(shù)為256色，則刷新存儲器每個單元的字長是（ ）。A 256位 B 16位 C 8位 D 7位68 CRT的分辨率為1024×1024像素，像素顏色數(shù)為256，則刷新存儲器的容量是（ ）。A 512KB B 1MB C 256KB D 2MB69 顯示器的主要參數(shù)之一是分辨率，其含義為（ ）。A 顯示屏幕的水平和垂直掃描頻率 B 顯示屏幕上光柵的列數(shù)和行數(shù)C 可顯示不同顏色的總數(shù) D 同一副畫面允許顯示不同顏色的最大數(shù)目70在微型機系統(tǒng)中外圍設備通過（ ）與主

32、板的系統(tǒng)總線相連接。 A 適配器 B 設備控制器 C 計數(shù)器 D 寄存器71 中斷向量地址是：（ ）。A 子程序入口地址 B 中斷服務例行程序入口地址C中斷服務例行程序入口地址的指示器 D 中斷返回地址72為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（ ）。A 通用寄存器 B 堆棧 C 存儲器 D 外存73允許響應中斷請求的條件是（ ）。A 一條指令執(zhí)行結束 B 一次 I/O 操作結束C 機器內部發(fā)生故障 D 一次DMA 操作結束74 下述I/O控制方式中，主要由程序實現(xiàn)的是_。A PPU(外圍處理機)方式 B 中斷方式 C DMA方式 D 通道方式75 采用DMA方式傳送數(shù)據(jù)時，每傳

33、送一個數(shù)據(jù)要占用（ ）的時間。A 一個指令周期 B 一個機器周期 C 一個時鐘周期 D 一個存儲周期76 下面有關“中斷”的敘述，（ ）是不正確的。A 一旦有中斷請求出現(xiàn)，CPU立即停止當前指令的執(zhí)行，轉而去受理中斷請求B CPU響應中斷時暫停運行當前程序，自動轉移到中斷服務程序C 中斷方式一般適用于隨機出現(xiàn)的服務D 為了保證中斷服務程序執(zhí)行完畢以后，能正確返回到被中斷的斷點繼續(xù)執(zhí)行程序，必須進行現(xiàn)場保存操作77周期挪用方式多用于（ ）方式的輸入輸出中。A DMA B 中斷 C 程序傳送 D 通道78 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（ ）。 A 通用寄存器 B 堆棧 C

34、存儲器 D 外存79 通道對CPU 的請求形式是（ ）。 A 自陷 B 中斷 C 通道命令 D I/O指令80 并行I/O 標準接口SCSI 中，一塊適配器中可以連接（ ）臺具有SCSI接口的設備。 A 6 B 8 C 8 D 1081 如果認為CPU 等待設備的狀態(tài)信號是處于非工作狀態(tài)（即空等待），則在下面幾種主機與設備數(shù)據(jù)傳送方式中，（ ）主機與設備是串行工作的，（ ）主機與設備是并行工作的。A 程序查詢方式 B 中斷方式 82在I/O設備、數(shù)據(jù)通道、時鐘和軟件這四項中，可能成為中斷源的是（ ）。A I/O設備 B I/O設備和數(shù)據(jù)通道C I/O設備、數(shù)據(jù)通道和時鐘 D I/O設備、數(shù)據(jù)通

35、道、時鐘和軟件83單級中斷與多級中斷的區(qū)別是（ ）。A 單級中斷只能實現(xiàn)單中斷，而多級中斷可以實現(xiàn)多重中斷B 單級中斷的硬件結構是一維中斷，而多級中斷的硬件結構的二維中斷C 單級中斷，處理機只通過一根外部中斷請求線接到它的外部設備系統(tǒng)；而多級中斷，每一個I/O 設備都有一根專用的外部中斷請求線84 如果有多個中斷同時發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級響應優(yōu)先級最高的中斷請求。若要調整中斷事件的響應次序，可以利用（ ）。A 中斷嵌套 B 中斷向量 C 中斷響應 D 中斷屏蔽 85中斷允許觸發(fā)器用來（ ）A 表示外設是否提出了中斷請求 B CPU是否響應了中斷請求C CPU 是否正在進行中斷處理 D 開放

36、或關閉可屏蔽硬中斷86下列陳述中正確的是（ ）A 在DMA 周期內，CPU 不能執(zhí)行程序 B 中斷發(fā)生時，CPU 首先執(zhí)行入棧指令將程序計數(shù)器的內容保護起來C DMA 傳送方式中，DMA 控制器每傳送一個數(shù)據(jù)就竊取一個指令周期D 輸入輸出操作的最終目的是要實現(xiàn)CPU與外設之間的數(shù)據(jù)傳輸87某計算機主頻為1.2GHz，其指令分為4類，它們在基準程序中所占比例及CPI如下表所示。指令系統(tǒng)所占比例CPIA502B203C104D205該機的MIPS數(shù)是（ ）。A 100 B 200 C 400 D 60088 某數(shù)采用IEEE 754單精度浮點數(shù)格式表示為C640 0000H，則該數(shù)的值是（ ）。A

37、 -1.5×213 B -1.5×212 C -0.5×213 D -0.5×21289 某字長為8位的計算機中，已知整型變量x、y的機器數(shù)分別為 x補=，y補=，若整型變量z=2*x+y/2，則z的機器數(shù)為（ ）。A 1 B 0 C 1 D 溢出90 用海明碼對長度為8位的數(shù)據(jù)進行檢/糾錯時，若能糾正一位錯，則校驗位數(shù)至少為（ ）。A 2 B 3 C 4 D 5*91 某計算機主存地址空間大小為256MB，按字節(jié)編址。虛擬地址空間大小為4GB，采用頁式存儲管理，頁面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個頁表項目，內容如下表所示。有效位標記頁

38、框號0FF180H0002H13FFF1H0035H002FF3H0351H103FFFH0153H則對虛擬地址03FF F180H進行虛實地址變換的結果是（ ）。A 015 3180H B 003 5180H C TLB缺失 D 缺頁92假設變址寄存器R的內容1000H，指令中的形式地址為2000H：地址1000H中的內容為2000H，地址2000H中的內容為3000H，地址3000H中的內容為4000H，則變址尋址方式下訪問到的操作數(shù)是（ ）。A、1000H B、2000HC、3000H D、4000H93下列選項中，用于設備和設備控制器（I/O接口）之間互連的接口標準是（ ）。A、 PC

39、I B、USB C、AGP D、PCI-Express*94下列選項中，用于提高RAID可靠性的措施有（ ）。. 磁盤鏡像 . 條帶化 . 奇偶校驗 .增加Cache機制A 僅、 B、僅、 C 僅、和 D、僅、和95某磁盤的轉速為10 000轉/分，平均尋道時間是6ms，磁盤傳輸速率是20MB/s，磁盤控制器延遲為0.2ms，讀取一個4KB的扇區(qū)所需的平均時間約為A 9ms B 9.4ms C 12ms D 12.4ms96下列關于中斷I/O方式和DMA方式比較的敘述中，錯誤的是（ ）。A 中斷I/O方式請求的是CPU處理時間，DMA方式請求的是總線使用權B 中斷響應發(fā)生在一條指令執(zhí)行結束后，

40、 DMA響應發(fā)生在一個總線事務完成后C 中斷I/O方式下數(shù)據(jù)傳送通過軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成D 中斷I/O方式適用于所有外部設備，DMA方式僅適用于快速外部設備97 假設基準程序A在某計算機上的運行時間為100秒，其中90秒為CPU時間，其余為I/O時間。若CPU速度提高50%，I/O速度不變，則運行基準程序A所耗費的時間是（ ）。A 55秒 B 60秒 C 65秒 D 70秒98 假設編譯器規(guī)定int和short類型長度分別為32位和16位，若有下列C語言語句： unsigned short x = 65530; unsigned int y = x; 得到y(tǒng)的機器數(shù)為（ ）

41、。A 0000 7FFAH B 0000 FFFAH C FFFF 7FFAH D FFFF FFFAH99 float類型（即IEEE754單精度浮點數(shù)格式）能表示的最大整數(shù)是（ ）。A 2126-2103 B 2127-2104 C 2127-2103 D 2128-2104100 某計算機存儲器按字節(jié)變址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int型和short型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。某C語言程序段如下：struct int a; char b; short c; record;record. a = 273;若record變量的首地址為0xC008，則地址0

42、xC008中內容及record.c的地址是（ ）。A 0x00、0xC00D B 0x00、0xC00E C 0x11、0xC00D D 0x11、0xC00E101 下列關于閃存（Flash Memory）的敘述中，錯誤的是（ ）。A 信息可讀可寫，并且讀、寫速度一樣快B 存儲元由MOS管組成，是一種半導體存儲器C 掉電后信息不丟失，是一種非易失性存儲器D 采用隨機訪問方式，可替代計算機外部存儲器102 假設某計算機按字編址，Cache有4個行，Cache和主存之間交換的塊大小為1個字。若Cache的內容初始為空，采用2路組相聯(lián)映射方式和LRU替換算法，當訪問的主存地址依次為0，4，8，2，

43、0，6，8，6，4，8時，命中Cache的次數(shù)是（ ）。A 1 B 2 C 3 D 4103 某計算機的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有33個微命令，構成5個互斥類，分別包含7、3、12、5和6個微命令，則操作控制字段至少有（ ）。A 5位 B 6位 C 15位 D 33位104某同步總線的時鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復用，每傳輸一個地址或數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務傳輸128位數(shù)據(jù)所需要的時間至少是（ ）。A 20ns B 40ns C 50ns D 80ns105 下列關于US

44、B總線特性的描述中，錯誤的是（ ）。A 可實現(xiàn)外設的即插即用和熱插拔 B 可通過級聯(lián)方式連接多臺外設C 是一種通信總線，可連接不同外設 D 同時可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高106下列選項中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔ǎ?）。、I/O接口中的命令字 、I/O接口中的狀態(tài)字 、中斷類型號A 僅、 B 僅 、 C 僅、 D 、107 響應外部中斷的過程中，中斷隱指令完成的操作，除保護斷點外，還包括（ ）。I、關中斷 、保存通用寄存器的內容 、形成中斷服務程序入口地址并送PCA 僅I、 B 僅I、 C 僅、 D I、108 下列寄存器中，匯編語言程序員可見的是（ ）。A 存儲器地址寄存器（M

45、AR）B 程序計數(shù)器（PC）C 存儲器數(shù)據(jù)寄存器（MDR）D 指令寄存器（IR）109 下列選項中，不會引起指令流水線阻塞的是A 數(shù)據(jù)旁路（轉發(fā)）B 數(shù)據(jù)相關 C 條件轉移 D 資源沖突110下列選項中的英文縮寫均為總線標準的是（ ）。A PCI、CRT、USB、EISAB ISA、CPI、VESA、EISAC ISA、SCSI、RAM、MIPSD ISA、EISA、PCI、PCI-Express111 單級中斷系統(tǒng)中，中斷服務程序內的執(zhí)行順序是（ ）。I保護現(xiàn)場II開中斷III關中斷IV保存斷點V中斷事件處理VI恢復現(xiàn)場VII中斷返回A IVVIIIVIIB IIIIVVIIC IIIIVV

46、VIVIID IVIVVIVII112假定一臺計算機的顯示存儲器用DRAM芯片實現(xiàn)，若要求顯示分辨率為1600×1200，顏色深度為24位，幀頻為85 Hz，顯存總帶寬的50%用來刷新屏幕，則需要的顯存總帶寬至少約為（ ）。A 245 MbpsB 979 MbpsC 1 958 MbpsD 7 834 Mbps113偏移尋址通過將某個寄存器內容與一個形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（ ）。A 間接尋址 B 基址尋址 C 相對尋址 D 變址尋址114某機器有一個標志寄存器，其中有進位/借位標志CF、零標志ZF、符號標志SF和溢出標志OF，條件轉移指令b

47、gt（無符號整數(shù)比較大于時轉移）的轉移條件是（ ）。A CF+OF1B /SF+ ZF1 C /(CF+ZF)=1 D /(CF+SF)=1115下列給出的指令系統(tǒng)特點中，有利于實現(xiàn)指令流水線的是（ ）。. 指令格式規(guī)整且長度一致 指令和數(shù)據(jù)按邊界對齊存放只有Load/Store指令才能對操作數(shù)進行存儲訪問A 僅、 B 僅、 C 僅、 D 、116假定不采用Cache和指令預取技術，且機器處于“開中斷”狀態(tài)，則在下列有關指令執(zhí)行的敘述中，錯誤的是（ ）。A 每個指令周期中CPU都至少訪問內存一次B 每個指令周期一定大于或等于一個CPU時鐘周期C 空操作指令的指令周期中任何寄存器的內容都不會被改

48、變D 當前程序在每條指令執(zhí)行結束時都可能被外部中斷打斷117在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖牵?）。A 指令 B 操作數(shù)C 握手（應答）信號 D 中斷類型號118某計算機有五級中斷L4L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0i4）表示對Li級中斷進行屏蔽。若中斷響應優(yōu)先級從高到低的順序是L4L0L2L1L3 ，則L1的中斷處理程序中設置的中斷屏蔽字是（ ）。A 11110 B 01101 C 00011 D 01010119某計算機處理器主頻為50MHz，采用定時查詢方式控制設備A的I/O，查詢程序運行一次所用的時鐘周期數(shù)至少為500。在設備A工作期間，為保證數(shù)據(jù)不丟失，每秒需

49、對其查詢至少200次，則CPU用于設備A的I/O的時間占整個CPU時間的百分比至少是A 0.02% B 0.05% C 0.20% D 0.50%二 填空題1 -27/64表示成IEEE754標準的32位浮點規(guī)格化數(shù)是（用16進制表） 。2 描述計算機性能的指標中，MFLOPS表示的含義是 。3 設存儲器容量為32字，字長為64位，模塊數(shù)m=4,存儲周期T=200ns,總線傳送周期=50ns，數(shù)據(jù)總線寬度為64位，采用交叉存儲器組織方式，其帶寬是 。4 假設某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是 。5 在多級存儲體系中

50、，cache存儲器的主要功能是_ 。6為了實現(xiàn)CPU對主存儲器的讀寫訪問，它們之間的連線按功能劃分應當包括 _ _、_、控制總線三類。7 雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結構，其中前者采用_ _并行技術，后者采用_ _并行技術。8  虛擬存儲器分為頁式、_ _式、_ _式三種。9計算機中并行性的三種形式：_ _、_ _、_ _。10  數(shù)的真值變成機器碼可采用：_ _， _ _，_ _，_ _。11 廣泛使用的_ _和_ _都是半導體隨機讀寫存儲器。前者的速度比后者快，但集成度不如后者高。12 反映主存速度指標的三個術語是：_ _、_ _和_ _。13

51、 定點32位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是_ _。14  IEEE754標準規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為_ _。15 浮點加、減法運算的步驟是_ _、_ _、_ _、_ _。16 某計算機字長32位，其存儲容量為64MB，若按字編址，它的存儲系統(tǒng)的地址線至少需要_ _條。17 計算機系統(tǒng)的層次結構從下至上可分為五級，即微程序設計級（或邏輯電路級）、一般機器級、操作系統(tǒng)級、_ _級、_ _級。18  十進制數(shù)在計算機內有兩種表示形式：_ _形式和_ _形式。前者主要用在非數(shù)值計算

52、的應用領域，后者用于直接完成十進制數(shù)的算術運算。19 一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有_ _ _和_ _兩種表示方法。20  對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機采用多級存儲體系結構，即_ _、_ _、_ _。21 直接使用西文鍵盤輸入漢字，進行處理，并顯示打印漢字，要解決漢字的_ 、_ _和_ _三種不同用途的編碼。22 cache和主存構成了_ _，全由半導體來實現(xiàn)。23主存與cache之間的地址映射方式有：_ _、_ _、_ _三種。24 CPU從主存取出一條指令并執(zhí)行該指令的時間叫_ _，它通常包含若

53、干個_ _，而后者又包含若干個_ _。25 某系統(tǒng)總線的一個存取周期最快為3個總線時鐘周期，總線在一個總線周期中可以存取32位數(shù)據(jù)。如總線的時鐘頻率為8.33MHz，則總線的帶寬是_ _。26 形成指令地址的方法稱為_ _，通常是順序尋址，遇到轉移指令時_ _尋址。27 CPU從_ _取出一條指令并執(zhí)行這條指令的時間和稱為_ _。28  一個較完善的指令系統(tǒng)，應當有_ _、_ _、_ _、_ _四大類指令。29 RISC指令系統(tǒng)的最大特點是：只有_ _指令和_ _指令訪問存儲器，其余指令的操作均在_ _進行。30 CPU從內存取出一條指令并執(zhí)行該指令的時間稱為_ _，它常用

54、若干個_ _來表示。31 衡量總線性能的重要指標是_ _，它定義為總線本身所能達到的_ _傳輸速率，單位一般是MB/s。32 請在下面橫線上填入適當答案。在CPU中： （1）保存當前正在執(zhí)行的指令的寄存器是 ； （2）保存當前正在執(zhí)行的指令地址的寄存器 ； (3) 算術邏輯運算結果通常放在 和 。33高級的DRAM芯片增強了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級DRAM芯片，它們是_、_、_。34  一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共 位，其中主存字塊標記應為 位，組地址應為 位，Cache地址共

55、位。35 DMA技術的出現(xiàn)使得外圍設備可通過DMA控制器 內存。36 DMA 控制器按其組成結構，分為 型和 型兩種。37中斷處理過程可以嵌套進行， 的設備，可以中斷 的中斷服務程序。38在計算機系統(tǒng)中，CPU對外圍設備的管理處程序查詢方式、程序中斷方式外，還有 方式， 方式，和 方式。39中斷處理需要有中斷 ，中斷 產(chǎn)生，中斷 等硬件支持。40 DMA方式采用下面三種方法： 訪內； ； 。41直接內存訪問（DMA）方式中，DMA控制器從CPU完全接管對 的控制，數(shù)據(jù)交換不經(jīng)過CPU,而直接在內存和 之間進行。42通道是一個特殊功能的 ，它有自己的 專門負責數(shù)據(jù)輸入輸出的傳輸控制。43程序中斷

56、方式控制輸入輸出的主要特點是，可以使 和 并行工作。三、問答題1 畫圖說明現(xiàn)代計算機系統(tǒng)的層次結構。2 簡要總結一下，采用哪幾種技術手段可以加快存儲系統(tǒng)的訪問速度？3 存儲系統(tǒng)中加入chche存儲器的目的是什么？有哪些地址映射方式，各有什么特點？4 已知浮點加法流水線由階碼比較、對階、尾數(shù)相加、規(guī)格化四個流水段組成，每段所需的時間（包括緩沖寄存器時間）分別為30ns、25ns、55ns、50ns。請畫出該流水線的時空圖，并計算加速比。5 比較cache與虛存的相同點和不同點。6 解釋概念：存儲容量、單元地址、數(shù)據(jù)字、指令字、指令、程序、內存、外存、CPU、適配器7 設一個具有20位地

57、址和32位字長的存儲器，問：（1）該存儲器存儲多少字節(jié)的信息？（2）如果存儲器由512K×8位的SRAM芯片組成，需要多少片？（3）需要多少位地址作芯片選擇？8 已知某64位機主存采用半導體存儲器，其地址碼為26位，若采用4M×8位的DRAM芯片組成該機所允許的最大主存空間，并選用內存條結構形式，問：（1）若每個內存條為16M×64位，共需幾個內存條？（2）每個內存條共有多少個DRAM芯片？（3）主存共需多少DRAM芯片？CPU如何選擇各內存條？9 CPU中有哪幾類主要寄存器，各具有什么功能。10 列表比較CISC處理機和RISC處理機的特點。11 一臺機器的指令

58、系統(tǒng)有哪幾類典型指令？列出其名稱。12 畫圖說明當代總線的內部結構與外部功能部件的聯(lián)系，做簡要說明。*13多媒體CPU的技術特征是什么？14 簡述CPU的四種基本功能。15總線的集中式仲裁有哪幾種方式？各有什么優(yōu)缺點？16何謂分布式仲裁？畫圖說明總線的分布式仲裁原理。17 ASCII碼是7位，如果設計主存單元字長為32位，指令字長為12位，是否合理？為什么？*18某機字長為32位，主存容量為1M，單字長指令，有50種操作碼，采用寄存器尋址、寄存器間接尋址、立即、直接等尋址方式。CPU中有PC，IR，AR，DR和16個通用寄存器。問：（1）指令格式如何安排？（2）能否增加其他尋址方式？19設某機字長為32位，CPU中有16個32位通用寄存器，設計一種能容納64種操作的指令系統(tǒng)。如果采用通用寄存器作基址寄存器，則RS型指令的最大存儲空間是多少？20比較單總線、多總線結構的性能特點。21說明總線結構對計算機系統(tǒng)性能的影響。22用異步通信方式傳送字符“A”和