半導(dǎo)體集成電路_0雙極型集成電路

1、2022-3-3112022-3-3122022-3-313VBEVBC飽和區(qū)飽和區(qū)反向工作區(qū)反向工作區(qū)截止區(qū)截止區(qū)正向工作區(qū)正向工作區(qū)( (正偏正偏) )( (反偏反偏) )( (正偏正偏) )( (反偏反偏) )CBEnpnIBICIEIE=IB+ICIBICIEIC=IB+IECBEVCESCBE2022-3-314簡易簡易TTL與非門與非門與非門與非門ABCR1R2VCCVOB1B2T1T2兩管單元兩管單元TTL與非門與非門2022-3-315簡易簡易TTL與非門與非門ABCR1R2VCCVOB1B2T1T2 兩管單元兩管單元TTL與非門工作原理與非門工作原理R1R2VCCB1ABC4

2、K4K4K4K幾個假設(shè)：幾個假設(shè)：1.發(fā)射極正向壓降，當(dāng)晶體管正向工作時，取發(fā)射極正向壓降，當(dāng)晶體管正向工作時，取VbeF=0.7V，而當(dāng)晶體管飽和時，而當(dāng)晶體管飽和時， 取取VbeS=0.7V.2.集電結(jié)正向飽和壓降，取集電結(jié)正向飽和壓降，取VbcF=0.60.7V。3.晶體管飽和壓降，當(dāng)晶體管飽和壓降，當(dāng)T1管深飽和時，因管深飽和時，因Ic幾乎為零，取幾乎為零，取VceS0.1V，其余管子取，其余管子取 VceS0.3V2022-3-316簡易簡易TTL與非門與非門1. 1. 輸入信號中至少有一個為低電平的情況輸入信號中至少有一個為低電平的情況R1R2VCCB1ABC1VVOL=0.3VV

3、OL=0.3VVB1 =VBE1+VOL =0.3V+0.7V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2輸出高電平時電路供給負(fù)載門的電流輸出高電平時電路供給負(fù)載門的電流0.4VIOHT2管的集電結(jié)反偏，管的集電結(jié)反偏，Ic1很小，很小，滿足滿足IB1 Ic1，T1管深飽和，管深飽和，VOCS1=0.1V，VB2=0.4V2022-3-317簡易簡易TTL與非門與非門2. 2. 輸入信號全為高電平輸入信號全為高電平R1R2VCCB1ABC1.4VVOH=5VVB1 =VBC1+VBE2

4、 =0.7V+0.7V =1.4VVB1被嵌位在被嵌位在1.4V4K4KIC1B2VOH=5VT1T1管的發(fā)射結(jié)反偏管的發(fā)射結(jié)反偏, ,集電結(jié)正偏集電結(jié)正偏, ,工作在反向有源區(qū)工作在反向有源區(qū), ,集電極電流集電極電流是流出的是流出的,T2管的基極電流為管的基極電流為: : IB2=-=-IC1= =IB1+ +b bIB1IB1（b b0.01)IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA IB20.9mAT2T2管飽和，管飽和，T2T2管的飽和電壓管的飽和電壓VCES= =0.3V VOL=0.3V2022-3-318ABCR1R2VCCVOB1B2T1T20.7

5、VT1管工作在反向放大區(qū)管工作在反向放大區(qū)假設(shè)假設(shè):F=20, R=0.02IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA-IE1=RIB1=0.02*0.9=0.018mA-IC1=(R+1)IB1=0.918=IB2假設(shè)假設(shè)T2管工作在正向放大區(qū)管工作在正向放大區(qū)2220.9,2020 0.918BFCFBImAIImAbb在R2上產(chǎn)生的壓降為18mA*4K=72V4K4K不成立不成立2022-3-319 兩管單元兩管單元TTL與非門的靜態(tài)特性與非門的靜態(tài)特性電壓傳輸特性電壓傳輸特性VO(V)VOHVOLQ1Vi(V)Q21iOVVQ1,Q2n 截止區(qū)截止區(qū)n 過渡區(qū)

6、過渡區(qū)n 導(dǎo)通區(qū)導(dǎo)通區(qū)VOH: :輸出電平為邏輯輸出電平為邏輯”1 1”時的最大輸出電壓時的最大輸出電壓VOL: :輸出電平為邏輯輸出電平為邏輯”0 0”時的最小輸出電壓時的最小輸出電壓VIL: :仍能維持輸出為邏輯仍能維持輸出為邏輯”1 1”的最大輸入電壓的最大輸入電壓VIH: :仍能維持輸出為邏輯仍能維持輸出為邏輯”0 0”的最小輸入電壓的最小輸入電壓VILVIH2022-3-3110VOHVOLVILVOHVIHVOL噪聲噪聲最大允許最大允許電壓電壓噪聲噪聲最小允許最小允許電壓電壓2022-3-3111高噪聲容限低噪聲容限不定區(qū)不定區(qū)VIHVIL10VOHVOLVNMHVNMLGate

7、OutputGate InputVNML=VIL-VOLVNMH=VOH-VIH2022-3-3112有效低電平輸出有效低電平輸出Vin輸入低電平輸入低電平有效范圍有效范圍0VIL有效高電平輸出有效高電平輸出Vout輸入高電平輸入高電平有效范圍有效范圍VIHVDD過渡區(qū)過渡區(qū)VOHVOL噪聲噪聲幅值VOLVIL噪聲幅值 VIL-VOL高電平高電平噪聲噪聲幅值VIHVOH噪聲幅值0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V兩管單元非門的噪聲容限AR1R2VCCVOB1B2T1T22022-3-3116簡易簡易TTL與非門與非門R1R2V

8、CCB1ABC1VVOL=0.3VVOL=0.3VVB1 =VBE1+VOL =0.3V+0.7V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2輸出高電平時電路供給負(fù)載門的電流輸出高電平時電路供給負(fù)載門的電流0.4VIOH2. 負(fù)載能力負(fù)載能力2022-3-3117 兩管單元兩管單元TTL與非門的靜態(tài)特性與非門的靜態(tài)特性- -負(fù)載能力負(fù)載能力.能夠驅(qū)動多少個能夠驅(qū)動多少個同類負(fù)載門正常工作同類負(fù)載門正常工作NN扇出2022-3-3118ABCR1R2VCCB1B2T1T24K4K1. 求

9、低電平輸出時的扇出求低電平輸出時的扇出解：負(fù)載電流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。IILN個ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K1.1mA)()(2222ILNOLCCOLRCBINRVVSIISSIIbmAISKRRVBOL9 . 0, 4,4, 3 . 0,20221b設(shè)：解得：NN32022-3-3119ABCR1R2VCCB1B2T1T24K4K2. 求高電平輸出時的扇出求高電平輸出時的扇出要求保證輸出高電平要求保證輸出高電平3V3V解：負(fù)載電流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。

10、IIHN個ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2 3VNN=2522253535353270.0184CHIHHIHIRN INRIRmAK252022-3-3120ABCR1R2VCCVOB1B2T1T2 兩管單元兩管單元TTL與非門的靜態(tài)特性與非門的靜態(tài)特性3. 直流功耗直流功耗P=ICC*VCC靜態(tài)功耗：電路導(dǎo)通和截止時的功耗1.空載導(dǎo)通電源電流 ICCL :mARVVRVVIIIOLCCBCCRRCCL1 . 2211212.空載截止電源電流 ICCH :mARVVIIBCCRCCH1 . 11113.電路 平均靜態(tài)功耗：mWVIIVIPCCCCHCCLCCC

11、C8)(214K4K2022-3-3121ABCR1R2VCCVOB1B2T1T2 兩管單元兩管單元TTL與非門的瞬態(tài)特性與非門的瞬態(tài)特性延遲時間延遲時間下降時間下降時間存儲時間存儲時間上升時間上升時間t0t0t0t1t2t3t4t5td=t1-t2tf=t2-t1ts=t4-t3tr=t5-t62022-3-3122 平均傳輸延遲時間平均傳輸延遲時間t tpdpd導(dǎo)通延遲時間導(dǎo)通延遲時間t tPHPHL L ：輸入波形上升沿的輸入波形上升沿的50%50%幅值處到幅值處到輸出波形下降沿輸出波形下降沿50% 50% 幅值處所需要的時間，幅值處所需要的時間，截止延遲時間截止延遲時間t tPLHPL

12、H：從輸從輸入波形下降沿入波形下降沿50% 50% 幅值幅值處到輸出波形上升沿處到輸出波形上升沿50% 50% 幅值處所需要的時幅值處所需要的時間，間，平均傳輸延遲時間平均傳輸延遲時間t tpdpd：2t t t PHLPLHpd通常通常t tPLHPLHt tPHLPHL，t tpdpd越小，越小，電路的開關(guān)速度越高。電路的開關(guān)速度越高。輸入信號輸入信號VI輸出信號輸出信號V0返回返回2022-3-3123簡易簡易TTL與非門的版圖與非門的版圖接觸孔集電區(qū)基區(qū)發(fā)射區(qū)電阻電源線VCCVSS2022-3-3124ABCR1R2VCCVOB1B2T1T2簡易簡易TTLTTL與非門的缺點與非門的缺點

13、1.1.輸入抗干擾能力小輸入抗干擾能力小2.2.電路輸出端負(fù)載能力弱電路輸出端負(fù)載能力弱3.I3.IB2B2太小，導(dǎo)通延遲改善小太小，導(dǎo)通延遲改善小四管單元與非門四管單元與非門2022-3-3125 典型四管單元典型四管單元TTL與非門與非門ABCR1R2VCCVOB1B2T1T2T3T5R3ABCR1R2VCCVOB1B2T1T2R52022-3-3126 典型四管單元典型四管單元TTL與非門與非門ABCR1R2VCCVOB1B2T1T2T3T5T2管使電路低電平噪聲容限管使電路低電平噪聲容限VNML提高了一個結(jié)壓降，因此電提高了一個結(jié)壓降，因此電路抗干擾能力增強(qiáng)。路抗干擾能力增強(qiáng)。T3、T

14、5構(gòu)成推挽輸出（又稱圖騰柱輸出），使電路負(fù)載能力構(gòu)成推挽輸出（又稱圖騰柱輸出），使電路負(fù)載能力增強(qiáng)。增強(qiáng)。T5基極驅(qū)動電流增大，電路導(dǎo)通延遲得到改善。基極驅(qū)動電流增大，電路導(dǎo)通延遲得到改善。ABCR1R2VCCVOB1B2T1T2電平移位作用電平移位作用R3R41802022-3-3127ABCR1R2VCCVOB1B2T1T2兩管單元兩管單元TTL與非門與非門u 電路抗干擾能力小電路抗干擾能力小u 電路輸出端負(fù)載能力弱電路輸出端負(fù)載能力弱u IB2小，導(dǎo)通延遲較大小，導(dǎo)通延遲較大四管單元四管單元TTL與非門與非門T2管的引入提高管的引入提高了抗干擾能力了抗干擾能力有源負(fù)載的引入有源負(fù)載的引入

15、提高了電路的負(fù)提高了電路的負(fù)載能力載能力ABCR1R2VCCVOB1B2T1T2T52022-3-3128ABCR1R2VCCVOB1B2T1T2T5電路導(dǎo)通時，T2、T5飽和VO=VOL 這時，T2管的集電極和輸出之間的電位差為：VC2-VO=VCES2+VBES5-VCES5VBES5=0.8VT5和D不能同時導(dǎo)通D起了電平移位的作用R5T32022-3-3129ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管構(gòu)成達(dá)林頓管，管構(gòu)成達(dá)林頓管，T4管不會進(jìn)入飽和區(qū)管不會進(jìn)入飽和區(qū)反向時反向時T4管的基極有泄放電阻，使電路的平

16、均管的基極有泄放電阻，使電路的平均延遲時間下降延遲時間下降四管單元四管單元TTL與非門與非門五管單元五管單元TTL與非門與非門2022-3-31305 5管單元管單元TTLTTL與非門電路與非門電路輸入級由多發(fā)射極晶體輸入級由多發(fā)射極晶體管管T1和基極電組和基極電組R1組成，組成，它實現(xiàn)了輸入變量它實現(xiàn)了輸入變量A、B、C的與運(yùn)算的與運(yùn)算輸出級：由輸出級：由T3、T4、T5和和R4、R5組成組成其中其中T3、T4構(gòu)成復(fù)合管，與構(gòu)成復(fù)合管，與T5組成推組成推拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力中間級是放大級，由中間級是放大級，由T2、R2和和R3組成，組成，T2的集電

17、極的集電極C2和和發(fā)射極發(fā)射極E2可以分提供兩個相可以分提供兩個相位相反的電壓信號位相反的電壓信號2022-3-3131TTLTTL與非門工作原理與非門工作原理 輸入端至少有一個接低輸入端至少有一個接低電平電平0 .3V3 .6V3 .6V1V3 .6VT T1 1管管:A:A端發(fā)射結(jié)導(dǎo)通，端發(fā)射結(jié)導(dǎo)通，V Vb1b1 = V= VA A + V + Vbe1be1 = 1V = 1V，其它發(fā)射結(jié)均因反偏而截其它發(fā)射結(jié)均因反偏而截止止. .be4be3C2OHVVVV 5-0.7-0.7=3.6VV Vb1b1 =1V, =1V,所以所以T T2 2、T T5 5截止截止, , V VC2C2

18、Vcc=5V, Vcc=5V, T T3 3：微飽和狀態(tài)。微飽和狀態(tài)。 T T4 4：放大狀態(tài)。放大狀態(tài)。電路輸出高電平為：電路輸出高電平為：5V2022-3-3132 輸入端全為高電平輸入端全為高電平3 .6V3 .6V2.1V0 .3VT T1 1:V:Vb1b1= V= Vbc1bc1+V+Vbe2be2+V+Vbe5 be5 = = 0.7V0.7V3 = 2.1V3 = 2.1V因此輸出為邏輯低電平因此輸出為邏輯低電平V VOLOL=0.3V=0.3V3 .6V發(fā)射結(jié)反偏而集電發(fā)射結(jié)反偏而集電極正偏正偏. .處于反向放大狀態(tài)處于反向放大狀態(tài)T T2 2：飽和狀態(tài)：飽和狀態(tài)T T3 3

19、：V Vc2c2=V=Vces2ces2+Vbe51V+Vbe51V，使使T3T3導(dǎo)通，導(dǎo)通，V Ve3e3=V=Vc2c2-V-Vbe3be3=1-0.70.3V=1-0.70.3V，使使T4T4截止截止。T T5 5：飽和狀態(tài)，：飽和狀態(tài)，TTLTTL與非門工作原理與非門工作原理2022-3-3133 輸入端全為高電平，輸入端全為高電平，輸出為低電平輸出為低電平 輸入至少有一個為輸入至少有一個為低電平時，輸出為高低電平時，輸出為高電平電平由由此可見電路的輸此可見電路的輸出和輸入之間滿足出和輸入之間滿足與非邏輯關(guān)系與非邏輯關(guān)系A(chǔ)BCF T T1 1：反向放大狀態(tài)反向放大狀態(tài)T T2 2：飽和

20、狀態(tài)：飽和狀態(tài)T T3 3：導(dǎo)通狀態(tài)：導(dǎo)通狀態(tài)T T4 4：截止?fàn)顟B(tài)：截止?fàn)顟B(tài)T T5 5：深飽和狀態(tài)：深飽和狀態(tài)T T2 2：截止?fàn)顟B(tài)：截止?fàn)顟B(tài)T T3 3：微飽和狀態(tài)：微飽和狀態(tài)T T4 4：放大狀態(tài)：放大狀態(tài)T T5 5：截止?fàn)顟B(tài)：截止?fàn)顟B(tài)TTLTTL與非門工作原理與非門工作原理2022-3-3134TTLTTL與非門工作速度與非門工作速度存在問題：存在問題：TTL門電路工作速度門電路工作速度相對于相對于MOSMOS較快，但由較快，但由于當(dāng)輸出為低電平時于當(dāng)輸出為低電平時T T5 5工作在深度飽和狀態(tài)，當(dāng)輸出工作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高電平，由于在基區(qū)和集電區(qū)有存儲電荷不由低轉(zhuǎn)為

21、高電平，由于在基區(qū)和集電區(qū)有存儲電荷不能馬上消散，而影響工作速度能馬上消散，而影響工作速度。改進(jìn)型改進(jìn)型TTLTTL與非門與非門 可能工作在飽和狀可能工作在飽和狀態(tài)下的晶體管態(tài)下的晶體管T1、T2、T3、T5都用帶有肖特都用帶有肖特基勢壘二極管（基勢壘二極管（SBD）的三極管代替，以限的三極管代替，以限制其飽和深度，提高制其飽和深度，提高工作速度工作速度2022-3-3135n-epiP-SiP+P+Sn+Epn+Bn+-BLCB2022-3-3136返回返回改進(jìn)型改進(jìn)型TTLTTL與非門與非門 增加增加有源泄放電路有源泄放電路1、提高工作速度、提高工作速度由由T6、R6和和R3構(gòu)成構(gòu)成的有源

22、泄放電路來的有源泄放電路來代替代替T2射極電阻射極電阻R3減少了電路的開啟時間減少了電路的開啟時間縮短了電路關(guān)閉時間縮短了電路關(guān)閉時間2、提高抗干擾能力提高抗干擾能力T2、T5同時導(dǎo)通，因同時導(dǎo)通，因此電壓傳輸特性曲線此電壓傳輸特性曲線過渡區(qū)變窄，曲線變過渡區(qū)變窄，曲線變陡，輸入低電平噪聲陡，輸入低電平噪聲容限容限VNL提高了提高了0.7V左左右右2022-3-3137TTLTTL“與非與非”門的靜態(tài)特性及主要參數(shù)門的靜態(tài)特性及主要參數(shù) 電壓傳輸特性電壓傳輸特性TTLTTL“與非與非”門輸入電壓門輸入電壓V VI I與輸出電壓與輸出電壓V VO O之間的關(guān)系曲線，之間的關(guān)系曲線，即即 V VO

23、 O = f= f（V VI I）截 止 區(qū)截 止 區(qū) 當(dāng)當(dāng) V VI I 0 . 6 V 0 . 6 V ，V Vb1b11.3V1.3V時，時，T T2 2、T T5 5截止，截止，輸出高電平輸出高電平V VOH OH = 3.6V= 3.6V線性區(qū)當(dāng)線性區(qū)當(dāng)0.6VV0.6VVI I1.3V1.3V，0.7VV0.7VV b2 b21.4V1.4V時，時，T T2 2導(dǎo)通，導(dǎo)通，T T5 5仍截止，仍截止，V VC2C2隨隨V Vb2b2升高而下降，經(jīng)升高而下降，經(jīng)T T3 3、T T4 4兩兩級射隨器使級射隨器使V VO O下降下降轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū)飽和區(qū)飽和區(qū)返回返回2022-3-3138

24、VILVOHVIHVOLTTLTTL“與非與非”門的靜門的靜態(tài)特性及主要參數(shù)態(tài)特性及主要參數(shù) 抗干擾能力（噪聲容限）抗干擾能力（噪聲容限）V IL：保證輸出為標(biāo)準(zhǔn)高電平保證輸出為標(biāo)準(zhǔn)高電平VOH的的最大最大輸入輸入低低電平值電平值VIH：保證輸出為標(biāo)準(zhǔn)低電平保證輸出為標(biāo)準(zhǔn)低電平VOL的的最小最小輸入高電平值輸入高電平值低電平噪聲容限低電平噪聲容限V NL：V NL= V IL - VOL高電平噪聲容限高電平噪聲容限V NH：V NH= V IH - VOH2022-3-3139TTLTTL“與非與非”門的靜態(tài)特性及主要參數(shù)門的靜態(tài)特性及主要參數(shù) 輸入特性輸入特性輸入電流與輸入電壓之間的關(guān)系曲線

25、，即輸入電流與輸入電壓之間的關(guān)系曲線，即II = f（VI）假定輸入電流假定輸入電流II流流入入T1發(fā)射極時方向發(fā)射極時方向為正，反之為負(fù)為正，反之為負(fù)1. 1. 輸入短路電流輸入短路電流ISD（也叫輸入低電平電流（也叫輸入低電平電流IIL）當(dāng)當(dāng)VIL = 0V時由輸入端流出的電流時由輸入端流出的電流mA 4 . 1K 37 . 05RVVI 1be1CCIL前級驅(qū)動門導(dǎo)通時，前級驅(qū)動門導(dǎo)通時，IIL將灌將灌入前級門，稱為灌電流負(fù)載入前級門，稱為灌電流負(fù)載2. 2. 輸入漏電流輸入漏電流IIH（輸入高電平電流）（輸入高電平電流）指一個輸入端接高電平，其余輸入端接低電平，經(jīng)該輸指一個輸入端接高電

26、平，其余輸入端接低電平，經(jīng)該輸入端流入的電流。約入端流入的電流。約10AA左右左右返回返回2022-3-3140 扇入系數(shù)扇入系數(shù)N Ni i和扇出系數(shù)和扇出系數(shù)N NO O1. 1. 扇入系數(shù)扇入系數(shù)N Ni i是指合格的輸入端的個數(shù)是指合格的輸入端的個數(shù)2. 2. 扇出系數(shù)扇出系數(shù)N NO O是指在灌電流（輸出低電平）狀態(tài)是指在灌電流（輸出低電平）狀態(tài)下驅(qū)動同類門的個數(shù)。下驅(qū)動同類門的個數(shù)。ILOLmaxO/IIN其中其中I IOLmaxOLmax為最大允許灌電流，為最大允許灌電流，,I,IILIL是一個負(fù)載是一個負(fù)載門灌入本級的電流（門灌入本級的電流（1.4mA1.4mA）。）。NoNo

27、越大，說越大，說明門的負(fù)載能力越強(qiáng)明門的負(fù)載能力越強(qiáng)返回返回TTLTTL“與非與非”門的外特性及主要參門的外特性及主要參數(shù)數(shù)2022-3-3141 平均傳輸延遲時間平均傳輸延遲時間t tpdpd導(dǎo)通延遲時間導(dǎo)通延遲時間t tPHPH：L L輸入波形上升沿的輸入波形上升沿的50%50%幅值處到幅值處到輸出波形下降沿輸出波形下降沿50% 50% 幅值處所需要的時間，幅值處所需要的時間，截止延遲時間截止延遲時間t tPLHPLH：從輸從輸入波形下降沿入波形下降沿50% 50% 幅值幅值處到輸出波形上升沿處到輸出波形上升沿50% 50% 幅值處所需要的時幅值處所需要的時間，間，平均傳輸延遲時間平均傳輸

28、延遲時間t tpdpd：2t t t PHLPLHpd通常通常t tPLHPLHt tPHLPHL，t tpdpd越小，越小，電路的開關(guān)速度越高。電路的開關(guān)速度越高。一般一般t tpdpd = 10ns = 10ns40ns40ns輸入信號輸入信號VI輸出信號輸出信號V0TTLTTL“與非與非”門的外特性及主要參門的外特性及主要參數(shù)數(shù)返回返回2022-3-3142三態(tài)邏輯門（三態(tài)邏輯門（TSL）集電極開路集電極開路TTLTTL“與非與非”門（門（OCOC門）門）2022-3-3143集電極開路集電極開路TTLTTL“與非與非”門（門（OCOC門）門）10該與非門輸出低該與非門輸出低電平，電平，

29、T5導(dǎo)通導(dǎo)通 TTL門輸出端并聯(lián)問題門輸出端并聯(lián)問題當(dāng)將兩個當(dāng)將兩個TTLTTL“與與非非”門輸出端直門輸出端直接并聯(lián)時：接并聯(lián)時：V VccccRR5 5門門1 1的的T T4 4門門2 2的的T T5 5產(chǎn)生產(chǎn)生一個很大的電流一個很大的電流產(chǎn)生一個大電流產(chǎn)生一個大電流1 1、抬高門、抬高門2 2輸出輸出低電平低電平2 2、會因功耗過大、會因功耗過大損壞門器件損壞門器件注：注：TTLTTL輸出端輸出端不能直接并聯(lián)不能直接并聯(lián)該與非門輸出高該與非門輸出高電平，電平，T5截止截止2022-3-3144TTL與非門電路與非門電路集電極開路集電極開路TTLTTL“與非與非”門（門（OCOC門）門）

30、OCOC門的結(jié)構(gòu)門的結(jié)構(gòu)RLVC集電極開路與非門（集電極開路與非門（OC門）門）當(dāng)輸入端全為高電當(dāng)輸入端全為高電平時，平時，T2、T5導(dǎo)通，導(dǎo)通，輸出輸出F為低電平；為低電平；輸入端有一個為輸入端有一個為低電平時，低電平時，T2、T5截止，輸出截止，輸出F高高電平接近電源電電平接近電源電壓壓VC。 OC門完成門完成“與非與非”邏輯功邏輯功能能邏輯符號：邏輯符號：輸出邏輯電平：輸出邏輯電平：低電平低電平0.3V高電平為高電平為VC（5-30V）ABF 2022-3-3145 OC門實現(xiàn)門實現(xiàn)“線與線與”邏邏輯輯FRLVC相當(dāng)于相當(dāng)于“與門與門”邏輯等效符號邏輯等效符號21F FF_CDAB_CDAB 負(fù)載電阻負(fù)載電阻RL的選擇的選擇集電極開路集電極開路TTLTTL“與非與非”門（門（OCOC門）門）2022-3-3146集電極開路集電極開路TTLTTL“與非與非”門（門（OCOC門）門） OC門應(yīng)用門應(yīng)用-電平轉(zhuǎn)換器電平轉(zhuǎn)換器OC門需外接電阻，所以電源門需外接電阻，所以電源VC可以選可以選5V30V，因此，因此OC門作為門作為TTL電路可以和其它不同類型不同電平的邏電路可以和其它不同類型不同電平的邏輯電路進(jìn)行連接輯電路進(jìn)行連接TTL電路驅(qū)動電路驅(qū)動CMOS電路圖電路圖C M O S