計(jì)算機(jī)組成原理復(fù)習(xí)要點(diǎn)及答案

1、計(jì)算機(jī)組成原理課程復(fù)習(xí)要點(diǎn)1、 總線、時(shí)鐘周期、機(jī)器周期、機(jī)器字長、存儲字長、存儲容量、立即尋址、直接尋址、MDR、MAR等基本概念?？偩€：連接多個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。在某一時(shí)刻，只允許有一個(gè)部件向總線發(fā)送信息，而多個(gè)部件可以同時(shí)從總線上接收相同的消息。分為片內(nèi)總線，系統(tǒng)總線和通信總線。時(shí)鐘周期：也稱為振蕩周期，定義為時(shí)鐘頻率的倒數(shù)。時(shí)鐘周期是計(jì)算機(jī)中最基本的、最小的時(shí)間單位。在一個(gè)時(shí)鐘周期內(nèi)，CPU僅完成一個(gè)最基本的動(dòng)作。機(jī)器周期：完成一個(gè)基本操作所需要的時(shí)間稱為機(jī)器周期。一般情況下，一個(gè)機(jī)器周期由若干個(gè)S周期（狀態(tài)周期）組成存儲容量：存儲容量是指存儲器可以容納的二進(jìn)

2、制信息量，用存儲器中存儲地址寄存器MAR的編址數(shù)與存儲字位數(shù)的乘積表示。即： 存儲容量 = 存儲單元個(gè)數(shù) * 存儲字長立即尋址：立即尋址的特點(diǎn)是操作數(shù)本身設(shè)在指令字內(nèi)，即形式地址A不是操作數(shù)的地址，而是操作數(shù)本身，又稱之為立即數(shù)。數(shù)據(jù)是采用補(bǔ)碼的形式存放的把“#”號放在立即數(shù)前面，以表示該尋址方式為立即尋址。直接尋址：在指令格式的地址字段中直接指出操作數(shù)在內(nèi)存的地址ID。在指令執(zhí)行階段對主存只訪問一次。計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。 計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。 計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。 主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲器

3、MM合成為主機(jī)。 CPU：中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。 主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計(jì)算機(jī)的主要工作存儲器，可隨機(jī)存??；由存儲體、各種邏輯部件及控制電路組成。 存儲單元：可存放一個(gè)機(jī)器字并具有特定存儲地址的存儲單位。 存儲元件：存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨(dú)存取。 存儲字：一個(gè)存儲單元所存二進(jìn)制代碼的邏輯單位。 存儲字長：一個(gè)存儲單元所存二進(jìn)制代碼的位數(shù)。 機(jī)器字長：指CPU一次能處理的二進(jìn)制

4、數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。 指令字長：一條指令的二進(jìn)制代碼位數(shù)。 CPU：Central Processing Unit，中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。 PC：Program Counter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。 IR：Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。 CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。 ALU：Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的

5、核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。 ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。 MQ：Multiplier-Quotient Register，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。 X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)； MAR：Memory Address Register，存儲器地址寄存器，在主存中用來存放欲訪問的存儲單元的地址。 MDR：Memory Data Register，存儲器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要

6、寫入某存儲單元的數(shù)據(jù)。 I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。 MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。 2、 機(jī)器指令的執(zhí)行過程，CPU工作周期的劃分。機(jī)器指令的執(zhí)行過程：取指令分析指令執(zhí)行指令。 CPU工作周期劃分為：取指周期（取指令）、間址周期（取地址）、執(zhí)行周期（取操作數(shù)）、中斷周期（存程序斷點(diǎn)）。 3、 同步通信、異步通信的基本概念，工作特征，及應(yīng)用場合。同步通信： 通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送。

7、時(shí)標(biāo)通常由CPU的總線控制部件發(fā)出，也可以由各部分的各自的時(shí)序發(fā)生器發(fā)出，但必須由總線控制部件發(fā)出的時(shí)鐘信號對它們進(jìn)行同步。優(yōu)點(diǎn)是規(guī)定明確、統(tǒng)一，模塊間的配合簡單一致。缺點(diǎn)是主、從模塊時(shí)間配合屬于強(qiáng)制性“同步”，必須在限定時(shí)間類完成規(guī)定的要求。 同步通信一般用于總線長度較短、各部件存取時(shí)間比較一致的場合。 在同步通信的總線系統(tǒng)中，總線傳輸周期越短，數(shù)據(jù)線的位數(shù)越多，直接影響總線的數(shù)據(jù)傳輸率。異步通信：通信雙方由不同時(shí)標(biāo)控制數(shù)據(jù)傳送。沒有公共的時(shí)間標(biāo)準(zhǔn)，采用應(yīng)答方式（不互鎖、半互鎖、全互鎖三種類型）。異步串行通信的數(shù)據(jù)傳送率用波特率來衡量。波特率是指單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，單位用bps（

8、位/秒）表示，記做波特。異步通信一般應(yīng)用于并行傳送或串行傳送。4、 微程序控制器、硬連接控制器的基本概念及應(yīng)用場合。微程序控制器： 采用微程序控制方式的控制器稱為微程序控制器。所謂微程序控制方式是指微命令不是由組合邏輯電路產(chǎn)生的，而是由微指令譯碼產(chǎn)生。一條機(jī)器指令往往分成幾步執(zhí)行，將每一步操作所需的若干位命令以代碼形式編寫在一條微指令中，若干條微指令組成一段微程序，對應(yīng)一條機(jī)器指令。硬連接控制器： 硬連線控制器，是由基本邏輯電路組成的，對指令中的操作碼進(jìn)行譯碼， 并產(chǎn)生相應(yīng)的時(shí)序控制信號的部件，又稱組合邏輯控制器。 硬連線控制器由指令部件、地址部件、時(shí)序部件、操作控制部件和中斷控制部件等組成。

9、5、 I/O編址的基本概念，編址方式，以及它們的特點(diǎn)和要求。I/O編址：存儲器是由一個(gè)個(gè)存儲單元構(gòu)成的，為了對存儲器進(jìn)行有效的管理，就需要對各個(gè)存儲單元編上號，即給每個(gè)單元賦予一個(gè)地址碼，這叫編址。經(jīng)編址后，存儲器在邏輯上便形成一個(gè)線性地址空間。編址方式：1） 統(tǒng)一編址：將I/O地址看作是存儲器地址的一部分。占用了存儲空間，減少了主存容量，但無需專用的I/O指令。2） 不統(tǒng)一編址：I/O地址和存儲器地址是分開的，所有對I/O設(shè)備的訪問必須有專用的I/O指令。不占用主存空間，故不影響主存容量，但需要I/O專用指令。6、 指令周期、機(jī)器周期、時(shí)鐘周期的劃分及相互關(guān)系。指令周期：取指周期PCMAR地

10、址線；1R；M（MAR）MDR；MDRIR；OP（IR）CU；（PC）+1PC 間址周期Ad（IR）MAR；1R；M（MAR）MDR；MDRAd（IR） 執(zhí)行周期1、 非訪存指令：清除累加指令CLA（0ACC） 累加器取反指令COM（ ACC）算數(shù)右移一位指令SHR（L（ACC）R(ACC)，）循環(huán)左移一位指令（L（ACC）R(ACC）停機(jī)指令（）、訪存指令：（）加法指令：（）；M（MAR）MDR；（）（）；另外：AX BX：在該指令執(zhí)行階段無需訪存，只需完成（AX）+（BX） AX的操作； （2）存數(shù)指令STA X： Ad（IR）MAR； 1W；ACCMDR；MDRM（MAR）； （3）取數(shù)

11、指令LDA X； Ad（IR）MAR； 1R； M（MAR）MDR； MDRACC； 3、轉(zhuǎn)移類指令： （1）無條件轉(zhuǎn)移指令 JMP X：Ad（IR）PC；（2） 條件轉(zhuǎn)移指令 BAN X； 指令地址（累加器結(jié)果A0=1）為負(fù)：程序按原順序執(zhí)行； 累加器結(jié)果不為負(fù)（A0=0）：A0*Ad（IR）+A0*（PC）PC機(jī)器周期：確定機(jī)器周期時(shí)，通常需要分析機(jī)器指令的執(zhí)行步驟及每一步所需的時(shí)間，以最復(fù)雜指令功能所需的時(shí)間為基準(zhǔn)。訪存一次存儲器的時(shí)間即為機(jī)器周期。時(shí)鐘周期：在一個(gè)機(jī)器周期里可以完成若干個(gè)微操作，每個(gè)微操作度需要一定的時(shí)間，可用時(shí)鐘信號來控制產(chǎn)生每一個(gè)微操作命令。機(jī)器周期、時(shí)鐘周期和節(jié)拍

12、的關(guān)系：指令周期、機(jī)器周期、節(jié)拍和時(shí)鐘周期的關(guān)系：7、 總線的基本概念，工作特點(diǎn)，對部件分時(shí)共享使用的要求?？偩€：連接多個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。總線上信息的傳送有并行和串行兩種?？偩€分為片內(nèi)總線、系統(tǒng)總線（地址總線、數(shù)據(jù)總線、控制總線）和通信總線三種。分時(shí)和共享是總線的兩個(gè)基本特性?？偩€特點(diǎn)：機(jī)械特性（尺寸、形狀、管腳數(shù)及排列順序） 電氣特性（傳輸方向 和有效的 電平 范圍） 功能特性（每根傳輸線的 功能） 時(shí)間特性（信號的 時(shí)序 關(guān)系） 共享：多個(gè)部件連接在同一組總線上，各部件間相互交換的信息可以通過這組總線傳送。 分時(shí)：同一時(shí)刻只能在一對部件之間傳送信息，系統(tǒng)中多個(gè)部

13、件不能同時(shí)傳送信息。8、 存儲器的基本概念，主要性能指標(biāo)及相關(guān)概念。存儲器分類： 按存儲介質(zhì)分類（半導(dǎo)體（易失）、磁表面、磁芯、光盤存儲器） 按存取方式分類：存取時(shí)間和物理地址無關(guān)（隨機(jī)訪問）：隨機(jī)存儲器、只讀存儲器。 存取時(shí)間和物理地址有關(guān)（串行訪問）：順序存取、直接存儲器。 按計(jì)算機(jī)中的作用分類：主存（RAM，ROM）、閃存、高速緩沖存儲器（Cache）、輔助存儲器（磁盤，磁帶、光盤）地址線是單向輸入的，其位數(shù)與芯片容量有關(guān)。數(shù)據(jù)線是雙向的，其位數(shù)與芯片可讀出或?qū)懭氲臄?shù)據(jù)位有關(guān)。數(shù)據(jù)線的位數(shù)與芯片容量也有關(guān)。存儲器主要性能指標(biāo)：9、 計(jì)算機(jī)存儲系統(tǒng)分層結(jié)構(gòu)的概念、特征和優(yōu)點(diǎn)。存儲器存儲系統(tǒng)

14、層次結(jié)構(gòu)： 緩存-主存層次主要解決CPU和主存速度不匹配的問題，從而提高訪存速度。由于緩存的容量小，因此需要不斷的將主存的內(nèi)容調(diào)入緩存，使緩存中原來的信息被替換掉。 主存-輔存層次主要解決系統(tǒng)的容量問題。他們之間的數(shù)據(jù)調(diào)動(dòng)是由硬件和操作系統(tǒng)共同完成的。10、 刷新的基本概念、要求、實(shí)質(zhì)、基本方法。動(dòng)態(tài)RAM要考電容存儲電荷的原理來存儲信息。電容上的電荷一般只能維持12ms，因此即使電源不掉電，信息也會自動(dòng)消失。為此，必須在2ms內(nèi)對其所有存儲單元回復(fù)一次原狀態(tài)，這個(gè)過程稱為再生或刷新。刷新的過程實(shí)質(zhì)上是先將原信息讀出，再有刷新放大器形成原信息并重新寫入的再生過程刷新是一行行進(jìn)行的，必須在刷新周

15、期內(nèi)，有專用的刷新電路來完成對基本單元電路的逐行刷新，才能保證動(dòng)態(tài)RAM內(nèi)的信息不丟失。刷新的三種方式：集中刷新：集中刷新是在規(guī)定的一個(gè)刷新周期內(nèi)，對全部存儲單元集中在一段時(shí)間逐行進(jìn)行刷新，此刻必須停止讀/寫操作。（存在死區(qū)（存取周期*行數(shù)），死亡時(shí)間率（行數(shù)/存取周期數(shù)*100%）；分散刷新：對每行存儲單元的刷新分散到每個(gè)存取周期內(nèi)完成。(無死區(qū)，系統(tǒng)速度降低，擴(kuò)大了存取周期)異步刷新：是以上兩種方式的結(jié)合，可以縮短“死時(shí)間”，又充分利用最大刷新間隔2ms的特點(diǎn)。11、 計(jì)算機(jī)I/O控制方式，中斷方式與DMA方式的特征及異同?？刂品绞剑撼绦虿樵兎绞剑河蒀PU通過程序不斷查詢I/O設(shè)備是否已做

16、好準(zhǔn)備，從而控制I/O設(shè)備與主機(jī)交換信息。程序中斷方式、DMA方式。程序中斷方式的特征：CPU在I/O設(shè)備運(yùn)行過程中，遇到斷點(diǎn)則轉(zhuǎn)向中斷服務(wù)程序，中斷服務(wù)程序結(jié)束后返回?cái)帱c(diǎn)處繼續(xù)執(zhí)行。不會出現(xiàn)“踏步”現(xiàn)象。DMA方式：I/O設(shè)備能直接與主存交換信息，無需調(diào)用中斷服務(wù)程序，因而不占用CPU，提高了CPU的資源利用率。在DMA竊取周期存取周期時(shí)，CPU尚能繼續(xù)作內(nèi)部操作。12、 接口的基本概念，常用接口的分類方式及應(yīng)用。接口：兩個(gè)系統(tǒng)或兩個(gè)部件之間的交接部分，它既可以是兩種設(shè)備之間的連接電路哦，也可以是兩個(gè)軟件之間的共同邏輯邊界。端口：接口電路中的一些寄存器。（數(shù)據(jù)，信息，狀態(tài)）接口的功能和組成：

17、 選址功能、傳送命令的功能、傳送數(shù)據(jù)的功能、反映I/O設(shè)備工作狀態(tài)的功能。接口類型：1）按數(shù)據(jù)傳輸方式：并行接口和串行接口。 2）按功能選擇的靈活性分類：可編程接口（接口功能機(jī)操作方式程序可控）和不可編程接口（接口功能機(jī)操作方式程序不可控，硬連線邏輯可控）。 3）通用性分類：通用接口和專用接口。 4）數(shù)據(jù)的傳輸控制方式：程序型接口和DMA接口。13、 補(bǔ)碼加減運(yùn)算方法及過程。三種機(jī)器數(shù)的特點(diǎn)和轉(zhuǎn)換方式：三種機(jī)器數(shù)的最高位均為符號位。符號位和數(shù)值部分之間可以用“.”（對于小數(shù)）或“，”（對于整數(shù)）隔開。【1】當(dāng)真值為正時(shí)，原碼、補(bǔ)碼和反碼的表示形式均相同。即符號位用“0”表示，數(shù)值部分與真值相同

18、。例如：真值：18 原碼：0,10010 補(bǔ)碼：0,10010 反碼：0,10010 【2】當(dāng)真值為負(fù)時(shí)，原碼、補(bǔ)碼和反碼的表示形式不同，但是其符號位都用“1”表示，而數(shù)值部分補(bǔ)碼是原碼的“求反加1”，反碼是原碼的“每位求反”。 例如：真值：-18 原碼：1,10010 補(bǔ)碼：1,01110 反碼：1,01101【注意】已知y補(bǔ),求-y補(bǔ)。y補(bǔ)連同符號位在內(nèi)的每位取反，末位加1，即可得-y補(bǔ)?！疽拼a】一個(gè)真值的移碼和補(bǔ)碼僅差一個(gè)符號位，若將補(bǔ)碼的符號位由“0”改為“1”，或從“1”改為“0”，即可得該真值的移碼。-18的移碼為：0,01110補(bǔ)碼加減運(yùn)算公式可見，無論操作數(shù)是正還是負(fù)，在做補(bǔ)碼

19、加減法時(shí)，只需數(shù)值部分連同符號位一起相加，符號位產(chǎn)生的進(jìn)位自然丟掉【例如】14、 溢出的基本概念，以及判定方法。（1） 用一位符號位判斷溢出： 對于加法，只有在正數(shù)加正數(shù)和負(fù)數(shù)加負(fù)數(shù)的兩種情況下才可能出現(xiàn)溢出，符號不同的兩個(gè)數(shù)相加是不會出現(xiàn)溢出的。 對于減法，只有在正數(shù)減負(fù)數(shù)或者負(fù)數(shù)減正數(shù)兩種情況下才可能出現(xiàn)溢出，符號相同的兩個(gè)數(shù)相減是不會溢出的。 所以，不論是作加法還是作減法，只要實(shí)際參加操作的兩個(gè)數(shù)（減法時(shí)即為被減數(shù)和“求補(bǔ)”以后的減數(shù)）符號相同，結(jié)果又與原操作數(shù)的符號不同，即為溢出。 （2）用兩位符號位判斷溢出： 在用變形補(bǔ)碼作加法時(shí)，2位符號位要連同數(shù)值部分一起參加運(yùn)算，而且高位符號位

20、產(chǎn)生的進(jìn)位自動(dòng)丟失，便可得正確的結(jié)果。 變形補(bǔ)碼判斷溢出的原則是：當(dāng)2位符號位不同時(shí)，表示溢出，否則，無溢出。不論是否發(fā)生溢出，高位（第一位）符號位永遠(yuǎn)代表真正的符號位。根據(jù)符號位的正負(fù)，判斷是否為正負(fù)溢出。15、 原碼一位乘法的基本方法及計(jì)算過程。 0.1101 * 0.1011的具體過程：16、 存儲器的字位擴(kuò)展的概念和方法，存儲器設(shè)計(jì)的基本過程。（1） 位擴(kuò)展：位擴(kuò)展是指增加存儲字長，例如：2片1K*4位的芯片可以組成1K*8位（1K代表10根地址線，8位代表8根數(shù)據(jù)線）的存儲器。如圖：位擴(kuò)展指的是芯片的除數(shù)據(jù)線以外的其它線都分別連接在一起，其中的各芯片的數(shù)據(jù)線分別與CPU的數(shù)據(jù)線相連接

21、，不重復(fù)。 （2）字?jǐn)U展： 字?jǐn)U展是指增加存儲器字的數(shù)量。例如2片1K*8位的存儲芯片可組成一個(gè)2K*8位（11根地址線，8根數(shù)據(jù)線）的存儲器，即存儲字增加了一倍。如圖：數(shù)據(jù)線、地址線和分別都相連，中間隔著一個(gè)與非門相連。（3） 字、位擴(kuò)展：既增加存儲字長，又增加存儲字?jǐn)?shù)量。例如8片1K*4位的芯片組成4K*8位（12根地址線，8根數(shù)據(jù)線）的存儲器。如圖所示： 存儲器設(shè)計(jì)的基本過程：（課本p94 例4.1，P95 例4.2） 1）根據(jù)題目的地址范圍寫出相應(yīng)的二進(jìn)制地址碼。 2）根據(jù)地址范圍的容量以及該范圍在計(jì)算機(jī)系統(tǒng)中的作用，選擇存儲芯片。 3）分配CPU的地址線。 4）片選信號的形成。17、

22、 計(jì)算機(jī)主頻、周期、速度等基本概念，以及相關(guān)計(jì)算。 主頻也叫時(shí)鐘頻率，單位是MHz，用來表示CPU的運(yùn)算速度。CPU的工作頻率（主頻）包括兩部分：外頻與倍頻，兩者的乘積就是主頻。另外主頻 = 1 / 時(shí)鐘周期； 時(shí)鐘周期也稱為振蕩周期，定義為時(shí)鐘頻率的倒數(shù)。時(shí)鐘周期是計(jì)算機(jī)中最基本的、最小的時(shí)間單位。在一個(gè)時(shí)鐘周期內(nèi)，CPU僅完成一個(gè)最基本的動(dòng)作。時(shí)鐘周期 = 1/主頻。主頻 / MIPS = 每秒運(yùn)行的時(shí)鐘周期。18、 Cache的基本概念，工作原理，以及相關(guān)計(jì)算。1） 由主存地址映射到Cache地址稱為地址映射。地址映射方式有直接映射（固定映射關(guān)系）、全相聯(lián)映射（靈活性大的映射關(guān)系）、組相聯(lián)映射（上述兩種映射的折中）。（p120p122所有例題）2） 工作原理：3）命中與未命中： 緩存共有 C 塊，主存共有M塊M>>C命中：主存塊調(diào)入緩存，主存塊與緩存塊建立了對應(yīng)關(guān)系，并用標(biāo)記記錄與某緩存塊建立了對應(yīng)關(guān)系的主存塊號。未命中：主存塊未調(diào)入緩存，主存塊與緩存塊未建立對應(yīng)關(guān)系。Cache的容量與塊長是影響Cache效率的重要因素，通常用“命中率”來衡量Cache的效率。命中率是指CPU要訪問的信息已在Ca