第09章-場(chǎng)效應(yīng)晶體管

1、第九章場(chǎng)效應(yīng)晶體管白雪飛中國(guó)科學(xué)技術(shù)大學(xué)電子科學(xué)與技術(shù)系 MOS晶體管 MOS晶體管的匹配 浮柵晶體管 JFET晶體管提綱2MOS晶體管(A) 增強(qiáng)型NMOS (B) 增強(qiáng)型PMOS(C) 耗盡型NMOS (D) 耗盡型PMOSMOS晶體管的類型MOS晶體管建模5跨導(dǎo)系數(shù)6閾值電壓7N阱CMOS工藝NMOS晶體管的簡(jiǎn)化寄生模型寄生參數(shù)8N阱CMOS工藝PMOS晶體管的簡(jiǎn)化寄生模型寄生參數(shù)9 擊穿機(jī)制 雪崩擊穿 穿通擊穿 介質(zhì)擊穿 熱載流子誘發(fā)閾值電壓偏移短溝道NMOS晶體管的擊穿效應(yīng)穿通擊穿（0.4um工藝器件）和雪崩擊穿（0.6um和0.8um工藝器件）擊穿機(jī)制10 當(dāng)源/漏擴(kuò)散區(qū)相對(duì)背柵正

2、偏時(shí)，會(huì)向鄰近器件的反偏結(jié)注入少子 相鄰的NMOS和PMOS晶體管相互交換少子會(huì)引發(fā)CMOS閂鎖效應(yīng) 少子保護(hù)環(huán)可以防止閂鎖效應(yīng)具有收集空穴保護(hù)環(huán)的PMOS； (B) 具有收集電子保護(hù)環(huán)的NMOS閂鎖效應(yīng)11漏電機(jī)制12簡(jiǎn)單的自對(duì)準(zhǔn)多晶硅柵NMOS晶體管的版圖和剖面圖構(gòu)造CMOS晶體管13(A) 利用NSD、PSD和溝槽掩模層(B) 利用NMoat和PMoat編碼層MOS晶體管版圖14MOS管的寬度和長(zhǎng)度15(A) N阱；(B) P阱；(C) 雙阱N阱和P阱工藝16采用硼和磷實(shí)現(xiàn)溝道終止注入的N阱CMOS晶圓溝道終止注入17 天然(Native)晶體管 天然的閾值電壓取決于柵和背柵的摻雜及柵氧

3、化層的厚度 電流設(shè)計(jì)者也可以使用天然晶體管 經(jīng)過(guò)調(diào)整的晶體管 通過(guò)對(duì)溝道區(qū)的注入可以改變MOS晶體管的閾值電壓 P型注入使閾值電壓正向移動(dòng) N型注入使閾值電壓負(fù)向移動(dòng)閾值調(diào)整注入18(A) 天然NMOS；(B) 天然PMOS天然(Native)晶體管版圖19雙摻雜多晶硅CMOS晶體管的剖面圖雙摻雜多晶硅CMOS晶體管20 恒定電壓按比例縮小 保持晶體管工作電壓不變的前提下縮小其尺寸 恒定電場(chǎng)按比例縮小 降低電源電壓使晶體管中的電場(chǎng)在尺寸縮小的情況下保持恒定 大多數(shù)現(xiàn)代工藝都使用某種形式的恒定電場(chǎng)按比例縮小 光學(xué)收縮、選擇性柵極尺寸收縮 按比例縮小晶體管 改善性能，寄生電容變小，開關(guān)速度變快，翻

4、轉(zhuǎn)功耗降低 應(yīng)用于數(shù)字邏輯電路可得到預(yù)期效果 應(yīng)用于模擬電路或混合信號(hào)電路則必須對(duì)電路性能重新評(píng)估按比例縮小晶體管21(A) 比例100%；(B)光學(xué)收縮至80%(C) 有選擇的將繪制柵長(zhǎng)收縮至80%按比例縮小晶體管22分段晶體管23合并晶體管M1和M2共用一個(gè)源極合并晶體管24二輸入與非門(A) 原理圖；(B) 版圖合并晶體管實(shí)例25折疊晶體管26環(huán)形晶體管：(A) 方形；(B) 圓形環(huán)形結(jié)構(gòu)可以降低漏區(qū)電容與溝道寬度之比，提高開關(guān)速度環(huán)形晶體管27背柵接觸與保護(hù)環(huán)結(jié)合用于防止閂鎖效應(yīng)NMOS背柵須低于或等于源極電位；PMOS背柵須高于或等于源極電位(A) 鄰接的背柵接觸孔：源極和背柵在同一

5、電位(B) 分離的背柵接觸孔：源極和背柵在不同電位背柵接觸28(A) 叉指狀背柵接觸孔(B) 分布式背柵接觸孔背柵接觸29擴(kuò)展電壓晶體管30(A) 輕摻雜漏區(qū)(LDD)晶體管(B) 雙擴(kuò)散漏區(qū)(DDD)晶體管LDD和DDD晶體管31(A) 非對(duì)稱擴(kuò)展漏區(qū)結(jié)構(gòu)；(B) 對(duì)稱擴(kuò)展漏區(qū)結(jié)構(gòu)擴(kuò)展漏區(qū)NMOS晶體管32(A) 非對(duì)稱擴(kuò)展漏區(qū)結(jié)構(gòu)；(B) 對(duì)稱擴(kuò)展漏區(qū)結(jié)構(gòu)擴(kuò)展漏區(qū)PMOS晶體管33(A-B-C) 分階段氧化技術(shù)；(D-E-F) 刻蝕再生長(zhǎng)技術(shù)多柵氧化層34(A) 薄氧化層晶體管；(B) 厚氧化層晶體管多柵氧化層版圖35功率MOS晶體管36MOS安全工作區(qū)37矩形功率晶體管金屬連線版圖，箭頭

6、表示電流方向功率MOS晶體管版圖38MOS晶體管的匹配39 匹配MOS晶體管 有些電路利用柵源電壓匹配，如差分對(duì) 有些電路利用漏極電流匹配，如電流鏡 優(yōu)化電壓匹配和優(yōu)化電流匹配所需的偏置條件不同 可以優(yōu)化MOS管的電壓匹配或電流匹配，但不能同時(shí)優(yōu)化二者 電壓匹配 產(chǎn)生匹配電壓的MOS電路應(yīng)工作在較低的有效柵壓下，0.1V 電流匹配 產(chǎn)生匹配電流的MOS電路應(yīng)工作在較高的有效柵壓下，0.3V匹配MOS晶體管 柵極面積 柵氧化層厚度 溝道長(zhǎng)度調(diào)制效應(yīng) 方向幾何效應(yīng)41柵極面積42柵氧化層厚度和溝道長(zhǎng)度調(diào)制效應(yīng)43方向相同的器件(A)匹配精度高于方向不同的器件(B)和(C)方向44擴(kuò)展漏區(qū)晶體管(A

7、) 互為鏡像的結(jié)構(gòu)出現(xiàn)失配；(B) 方向一致的結(jié)構(gòu)不受影響 多晶硅刻蝕速率的變化 使硅柵MOS晶體管的柵極長(zhǎng)度發(fā)生變化 可使用陪襯柵極以確保均勻刻蝕 擴(kuò)散穿透多晶硅 雜質(zhì)在多晶硅內(nèi)部無(wú)法均勻擴(kuò)散 雜質(zhì)沿晶粒邊界快速擴(kuò)散；在單個(gè)晶粒內(nèi)部擴(kuò)散速度較慢 有源柵極上方的接觸孔 有源柵極上的接觸孔位置有時(shí)會(huì)引起顯著的閾值電壓失配 保證接觸孔位于厚場(chǎng)氧化層上方，而不是有源柵區(qū)上方 溝道附近的擴(kuò)散區(qū) 深擴(kuò)散區(qū)會(huì)影響附近MOS晶體管的匹配 深擴(kuò)散區(qū)尾部會(huì)延伸相當(dāng)長(zhǎng)的距離與附近MOS晶體管的溝道相交擴(kuò)散和刻蝕效應(yīng)45(A) 沒(méi)有陪襯柵極的MOS晶體管陣列(B) 包括陪襯柵極的MOS晶體管陣列多晶硅刻蝕速率的變化

8、46多晶硅柵雜質(zhì)擴(kuò)散過(guò)程(A) 雜質(zhì)完全再分布之前(B) 雜質(zhì)完全再分布之后(C) 過(guò)度退火導(dǎo)致雜質(zhì)穿過(guò)柵氧化層擴(kuò)散穿透多晶硅47阱的繪制邊界與有源柵區(qū)之間的距離溝道附近的擴(kuò)散區(qū)48 氫化作用 部分氫原子可以滲入夾層氧化物并到達(dá)氧化層-硅界面處與懸掛鍵結(jié)合 該反應(yīng)中和了懸掛鍵引入的正的固定電荷，有助于減小閾值電壓的變化 懸掛鍵的隨機(jī)分布會(huì)引起閾值電壓的隨機(jī)波動(dòng)，氫退火有助于改善閾值電壓的匹配 關(guān)鍵匹配晶體管的有源柵區(qū)上方不應(yīng)進(jìn)行金屬化 次要匹配晶體管應(yīng)具有相同的金屬化版圖，從而可以允許金屬穿過(guò) 填充金屬 去除匹配器件上方的填充金屬，同時(shí)注意金屬密度規(guī)則 采用定制的填充金屬包圍匹配晶體管，以確保

9、匹配晶體管周圍的金屬圖形是相同的氫化作用49 氧化層的厚度梯度 氧化層存在放射狀的厚度梯度 氧化層厚度差別直接影響閾值電壓的匹配 應(yīng)力梯度 應(yīng)力使載流子的遷移率發(fā)生變化，從而影響MOS晶體管的跨導(dǎo)系數(shù) 應(yīng)力不影響MOS晶體管的閾值電壓，因此對(duì)電壓匹配幾乎沒(méi)有影響 熱梯度 熱梯度影響閾值電壓，從而影響MOS晶體管的電壓匹配 熱梯度影響載流子有效遷移率，從而影響MOS晶體管的跨導(dǎo)系數(shù)和電流匹配熱效應(yīng)和應(yīng)力效應(yīng)50 一致性 匹配器件的質(zhì)心位置應(yīng)完全重合，或近似一致 對(duì)稱性 陣列應(yīng)同時(shí)相對(duì)于X軸和Y軸對(duì)稱，陣列中各單元位置相互對(duì)稱 分散性 每個(gè)匹配器件的各個(gè)組成部分應(yīng)盡可能均勻的分布在陣列中 緊湊型

10、陣列排布應(yīng)盡可能緊湊，并接近于正方形 方向性 每個(gè)匹配器件中應(yīng)包含等量的朝向相反的段MOS晶體管共質(zhì)心規(guī)則51叉指狀MOS晶體管共質(zhì)心MOS晶體管52交叉耦合MOS晶體管共質(zhì)心MOS晶體管53MOS晶體管的匹配規(guī)則54 采用薄氧化層器件代替厚氧化層器件 使晶體管的取向一致 晶體管應(yīng)相互靠近 匹配晶體管的版圖應(yīng)盡可能緊湊MOS晶體管的匹配規(guī)則55 如果可能，應(yīng)采用共質(zhì)心版圖結(jié)構(gòu) 避免使用極短或極窄的晶體管 在陣列晶體管的末端放置陪襯段 把晶體管放置在低應(yīng)力梯度區(qū)域MOS晶體管的匹配規(guī)則56 晶體管應(yīng)與功率器件距離適當(dāng) 有源柵區(qū)上方不要放置接觸孔 金屬布線不能穿過(guò)有源柵區(qū) 使所有深擴(kuò)散結(jié)遠(yuǎn)離有源柵區(qū)MOS晶體管的匹配規(guī)則57 精確匹配晶體管應(yīng)放置在芯片的對(duì)稱軸上 不要讓NBL陰影與有源柵區(qū)相交 用金屬條連接?xùn)挪嬷?盡量使用NMOS晶體管而非PMOS晶體管MOS晶體管的匹配規(guī)則58浮柵晶體管浮柵雪崩注入MOS(FAMOS)晶體管圖中顯示利用漏區(qū)/背柵結(jié)雪崩擊穿注入電子的編程過(guò)程FAMOS晶體管60雙層多晶硅晶體管(A) 剖面圖；(B) 等效電路雙層多晶硅晶體管61浮柵隧穿氧化層(FOTOX)晶體管FOTOX晶體管62單層多晶硅EEPROM單元(A) 版圖；(B) 等效電路單層多晶硅EEPROM單元6