計算機組成原理試題及答案(考試資料)

1、組成1一、選擇題 每題選出一個最適宜的答案，每題2分，共20分1、假設十進制數(shù)為37.25，那么相應的二進制數(shù)是 。2、假設x反=1.1011，那么x=3、某機器字長16位，含一位數(shù)符，用補碼表示，那么定點小數(shù)所能表示的最小正數(shù)是 。A2-15 B216 C2-1 D1-2-154、假設采用雙符號位補碼運算，運算結果的符號位為10，那么。A產(chǎn)生了負溢出下溢 B產(chǎn)生了正溢出上溢 C運算結果正確，為負數(shù) D運算結果正確，為正數(shù)5、在用比擬法進行補碼一位乘法時，假設相鄰兩位乘數(shù)yiyi+1為01時，完成的操作是 。A無 B原局部積+X補 ，右移一位 C原局部積+-X補 ，右移一位 D原局部積+Y補

2、，右移一位6、堆棧指針SP的內(nèi)容是 。A棧頂?shù)刂?B棧底地址 C棧頂內(nèi)容 D棧底內(nèi)容7、在存放器間接尋址方式中，操作數(shù)是從 。A主存儲器中讀出 B存放器中讀出C磁盤中讀出 DCPU中讀出8、在微程序控制器中，一條機器指令的功能通常由 。A一條微指令實現(xiàn) B一段微程序實現(xiàn)C一個指令碼實現(xiàn) D一個條件碼實現(xiàn)9、在串行傳輸時，被傳輸?shù)臄?shù)據(jù) A在發(fā)送設備和接受設備中都是進行串行到并行的變換B在發(fā)送設備和接受設備中都是進行并行到串行的變換C發(fā)送設備進行串行到并行的變換，在接受設備中都是進行并行到串行的變換D發(fā)送設備進行并行到串行的變換，在接受設備中都是進行串行到并行的變換10、系統(tǒng)總線是指 。A運算器、

3、控制器和存放器之間的信息傳送線B運算器、存放器和主存之間的信息傳送線C運算器、存放器和外圍設備之間的信息傳送線DCPU、主存和外圍設備之間的信息傳送線二、名詞解釋每題4分，共20分1全相聯(lián)映像2指令系統(tǒng)3指令周期、CPU周期4向量中斷5微指令三、改錯題在以下各小題的表述中均有錯誤，請改正。每題3分，共12分1、在中央處理器中，運算器可以向控制器發(fā)出命令進行運算操作。2、在單處理機總線中，相對CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號線3、多重中斷方式，是指CPU同時處理多個中斷請求4、在“半互鎖異步通信方式中，“請求信號的撤消取決于“答復信號的來到，而“請求信號的撤消又導致“答復信號的撤消四、

4、簡答題每題5分，共15分1、某機指令字長12位，每個地址段3位，試提出一種字段分配方案，使該機指令系統(tǒng)能有6條三地址指令和8條二地址指令。2、分別用NRZ-1、PE及FE制記錄方式記錄數(shù)據(jù)序列11001，畫出寫電流波形。3、簡述通道控制方式和DMA方式的異同。五、計算題10分用補碼加減交替一位除法進行62運算，要求寫出運算過程和運算結果六、設計題第一小題12分，第二小題11分，共23分1、CPU結構如以下圖所示，其中有一個累加存放器AC、一個狀態(tài)條件存放器和其他4個存放器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。1標明4個存放器的名稱。2簡述指令從主存取出送到控制器的數(shù)據(jù)通路。3簡

5、述數(shù)據(jù)在運算器和主存之間進行存取訪問的數(shù)據(jù)通路2、用2K4位/片的RAM存儲器芯片設計一個8KB的存儲器，設CPU的地址總線為A12A0低，數(shù)據(jù)總線為D7D0低，由 線控制讀寫。1該存儲器需要多少片2K4位/片的存儲器芯片。2請設計并畫出該存儲器的邏輯圖。組成1一、選擇題 每題選出一個最適宜的答案，每題2分，共20分1、D 2、B 3、A 4、A 5、B 6、A 7、B 8、B 9、D 10、D二、名詞解釋每題4分，共20分6全相聯(lián)映像：就是讓主存中的任何一個塊均可以映像裝入到Cache中任何一個塊的位置上。7指令系統(tǒng)：是指一臺計算機的所有指令的集合。8指令周期：是指從取指令、分析取數(shù)到執(zhí)行完

6、該指令所需的全部時間。CPU周期：也叫機器周期，通常把一個指令周期劃分為假設干個機器周期，每個機器周期完成一個根本操作。9向量中斷：是指那些中斷效勞程序的入口地址是由中斷事件自己提供的中斷。10微指令：是指控制存儲器中的一個單元的內(nèi)容，即控制字，是假設干個微命令的集合。三、改錯題在以下各小題的表述中均有錯誤，請改正。每題3分，共12分1、在中央處理器中，運算器可以向控制器發(fā)出命令進行運算操作。改為：在中央處理器中，控制器可以向運算器發(fā)出命令進行運算操作。2、在單處理機總線中，相對CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號線改為：在單處理機總線中，相對CPU而言，地址線為單向信號和數(shù)據(jù)線一般都為

7、雙向信號線3、多重中斷方式，是指CPU同時處理多個中斷請求改為：多重中斷是指具有中斷嵌套的功能，CPU在響應較低級別的中斷請求時，如果有更高級別的中斷請求，CPU轉去響應更高級別中斷請求。4、在“半互鎖異步通信方式中，“請求信號的撤消取決于“答復信號的來到，而“請求信號的撤消又導致“答復信號的撤消改為：在“半互鎖異步通信方式中，“請求信號的撤消取決于“答復信號的來到，而“答復信號的撤消由從設備自己決定。四、簡答題每題5分，共15分1 000 XXX YYY ZZZ 。101 XXX YYY ZZZ110000 YYY ZZZ。110111 YYY ZZZ23相同點：都是能在不需要CPU干預下實現(xiàn)外設和內(nèi)存間的數(shù)據(jù)交換2分 不同點：1DMA控制器是通過專門設計的硬件控制邏輯來實現(xiàn)對數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個有特殊功能的處理器2DMA僅能控制一臺或幾臺同類設備，而通道能控制多臺同類或不同類設備五、計算題10分解題要領：首先要轉化為 ，然后進行列算式計算。沒有轉化，但會列算式，且最后結果正確給7分。六、設計題第一小題12分，第二小題11分，共23分1 1a為MDR,b為IR,c為MAR,d為PC