印刷電路板的抗干擾設(shè)計(jì)原則

1、印刷電路板的抗干擾設(shè)計(jì)原則一 電源線布置：1、根據(jù)電流大小，盡量調(diào)寬導(dǎo)線布線。2、電源線、地線的走向應(yīng)與資料的傳遞方向一致。3、在印制板的電源輸入端應(yīng)接上10100F的去耦電容。二 地線布置：1、數(shù)字地與模擬地分開(kāi)。2、接地線應(yīng)盡量加粗，致少能通過(guò)3倍于印制板上的允許電流，一般應(yīng)達(dá)23mm。3、接地線應(yīng)盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。三 去耦電容配置：1、印制板電源輸入端跨接10100F的電解電容，若能大于100F則更好。2、每個(gè)集成芯片的Vcc和GND之間跨接一個(gè)0.010.1F的陶瓷電容。如空間不允許，可為每410個(gè)芯片配置一個(gè)110F的鉭電容。3、對(duì)抗噪能力弱，關(guān)斷電流變化大

2、的器件，以及ROM、RAM，應(yīng)在Vcc和GND間接去耦電容。4、在單片機(jī)復(fù)位端“RESET”上配以0.01F的去耦電容。5、去耦電容的引線不能太長(zhǎng)，尤其是高頻旁路電容不能帶引線。四 器件配置：1、時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端應(yīng)盡量靠近且遠(yuǎn)離其它低頻器件。2、小電流電路和大電流電路盡量遠(yuǎn)離邏輯電路。3、印制板在機(jī)箱中的位置和方向，應(yīng)保證發(fā)熱量大的器件處在上方。五 功率線、交流線和信號(hào)線分開(kāi)走線功率線、交流線盡量布置在和信號(hào)線不同的板上，否則應(yīng)和信號(hào)線分開(kāi)走線。六 其它原則：1、總線加10K左右的上拉電阻，有利于抗干擾。2、布線時(shí)各條地址線盡量一樣長(zhǎng)短，且盡量短。3、PCB板兩面的線盡量垂

3、直布置，防相互干擾。4、去耦電容的大小一般取C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。5、不用的管腳通過(guò)上拉電阻（10K左右）接Vcc，或與使用的管腳并接。6、發(fā)熱的元器件（如大功率電阻等）應(yīng)避開(kāi)易受溫度影響的器件（如電解電容等）。7、采用全譯碼比線譯碼具有較強(qiáng)的抗干擾性。 為扼制大功率器件對(duì)微控制器部分?jǐn)?shù)字元元電路的干擾及數(shù)字電路對(duì)模擬電路的干擾，數(shù)字地模擬地在接向公共接地點(diǎn)時(shí)，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個(gè)孔，用較粗的銅線從孔中穿過(guò)，繞上一兩圈,這種器件對(duì)低頻信號(hào)可以看成阻抗為零,對(duì)高頻信號(hào)干擾可以看成一個(gè)電感.(由于電感的直流電阻較大,不能用電感作為高頻扼流圈). 當(dāng)印刷

4、電路板以外的信號(hào)線相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻信號(hào)和數(shù)字信號(hào)，屏蔽電纜的兩端都接地，低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。 對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，應(yīng)該用金屬罩屏蔽起來(lái)。鐵磁屏蔽對(duì)500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時(shí)，要注意不同材料接觸時(shí)引起的電位差造成的腐蝕七用好去耦電容 集成電路電源和地之間的去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1F。這個(gè)電容的分布電感的典型值是5H。0.1F的去耦電容有5H的分布電感，它的并行共振頻率大約在7MHz左

5、右，也就是說(shuō)，對(duì)于10MHz以下的噪聲有較好的去耦效果，對(duì)40MHz以上的噪聲幾乎不起作用。 1F、10F的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。 每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10F左右。最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。 去耦電容的選用并不嚴(yán)格，可按C=1/F，即10MHz取0.1F,100MHz取0.01F。 在焊接時(shí)去耦電容的引腳要盡量短，長(zhǎng)的引腳會(huì)使去耦電容本身發(fā)生自共振。例如1000pF的瓷片電容引腳長(zhǎng)度為6.3mm時(shí)自共振的頻率約35MHz，引腳長(zhǎng)1

6、2.6mm時(shí)為32MHz。八降低噪聲和電磁干擾的經(jīng)驗(yàn)印刷電路板的抗干擾設(shè)計(jì)原則1.可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率。2.盡量讓時(shí)鐘信號(hào)電路周?chē)碾妱?shì)趨近于0，用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線要盡量短。3.I/O驅(qū)動(dòng)電路盡量靠近印制板邊。4.閑置不用的門(mén)電路輸出端不要懸空，閑置不用的運(yùn)放正輸入端要接地，負(fù)輸入端接輸出端。5.盡量用45°折線而不用90°折線, 布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。6.時(shí)鐘線垂直于I/O線比平行于I/O線干擾小。6.元件的引腳要盡量短。8.石英晶振下面和對(duì)噪聲特別敏感的元件下面不要走線。9.弱信號(hào)電路、低頻電路周?chē)鼐€不要形成電流環(huán)路。

7、10. 需要時(shí)，線路中加鐵氧體高頻扼流圈，分離信號(hào)、噪聲、電源、地。印制板上的一個(gè)過(guò)孔大約引起0.6pF的電容；一個(gè)集成電路本身的封裝材料引起2pF10pF的分布電容；一個(gè)線路板上的接插件，有520H的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4H18H的分布電感。一 電源線布置：1、根據(jù)電流大小，盡量調(diào)寬導(dǎo)線布線。2、電源線、地線的走向應(yīng)與資料的傳遞方向一致。3、在印制板的電源輸入端應(yīng)接上10100F的去耦電容。二 地線布置：1、數(shù)字地與模擬地分開(kāi)。2、接地線應(yīng)盡量加粗，致少能通過(guò)3倍于印制板上的允許電流，一般應(yīng)達(dá)23mm。3、接地線應(yīng)盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。三

8、去耦電容配置：1、印制板電源輸入端跨接10100F的電解電容，若能大于100F則更好。2、每個(gè)集成芯片的Vcc和GND之間跨接一個(gè)0.010.1F的陶瓷電容。如空間不允許，可為每410個(gè)芯片配置一個(gè)110F的鉭電容。3、對(duì)抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、RAM，應(yīng)在Vcc和GND間接去耦電容。4、在單片機(jī)復(fù)位端“RESET”上配以0.01F的去耦電容。5、去耦電容的引線不能太長(zhǎng)，尤其是高頻旁路電容不能帶引線。四 器件配置：1、時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端應(yīng)盡量靠近且遠(yuǎn)離其它低頻器件。2、小電流電路和大電流電路盡量遠(yuǎn)離邏輯電路。3、印制板在機(jī)箱中的位置和方向，應(yīng)保證發(fā)熱量大

9、的器件處在上方。五 功率線、交流線和信號(hào)線分開(kāi)走線功率線、交流線盡量布置在和信號(hào)線不同的板上，否則應(yīng)和信號(hào)線分開(kāi)走線。六 其它原則：1、總線加10K左右的上拉電阻，有利于抗干擾。2、布線時(shí)各條地址線盡量一樣長(zhǎng)短，且盡量短。3、PCB板兩面的線盡量垂直布置，防相互干擾。4、去耦電容的大小一般取C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。5、不用的管腳通過(guò)上拉電阻（10K左右）接Vcc，或與使用的管腳并接。6、發(fā)熱的元器件（如大功率電阻等）應(yīng)避開(kāi)易受溫度影響的器件（如電解電容等）。7、采用全譯碼比線譯碼具有較強(qiáng)的抗干擾性。 為扼制大功率器件對(duì)微控制器部分?jǐn)?shù)字元元電路的干擾及數(shù)字電路對(duì)模擬電路的干擾，數(shù)字地模擬地

10、在接向公共接地點(diǎn)時(shí)，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個(gè)孔，用較粗的銅線從孔中穿過(guò)，繞上一兩圈,這種器件對(duì)低頻信號(hào)可以看成阻抗為零,對(duì)高頻信號(hào)干擾可以看成一個(gè)電感.(由于電感的直流電阻較大,不能用電感作為高頻扼流圈).當(dāng)印刷電路板以外的信號(hào)線相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻信號(hào)和數(shù)字信號(hào)，屏蔽電纜的兩端都接地，低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，應(yīng)該用金屬罩屏蔽起來(lái)。鐵磁屏蔽對(duì)500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時(shí)，要注意不同材料接觸時(shí)引起的電位差造成的腐蝕七用好去耦電容集

11、成電路電源和地之間的去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1F。這個(gè)電容的分布電感的典型值是5H。0.1F的去耦電容有5H的分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)，對(duì)于10MHz以下的噪聲有較好的去耦效果，對(duì)40MHz以上的噪聲幾乎不起作用。1F、10F的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10F左右。最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電

12、容的選用并不嚴(yán)格，可按C=1/F，即10MHz取0.1F,100MHz取0.01F。在焊接時(shí)去耦電容的引腳要盡量短，長(zhǎng)的引腳會(huì)使去耦電容本身發(fā)生自共振。例如1000pF的瓷片電容引腳長(zhǎng)度為6.3mm時(shí)自共振的頻率約35MHz，引腳長(zhǎng)12.6mm時(shí)為32MHz。八降低噪聲和電磁干擾的經(jīng)驗(yàn)印刷電路板的抗干擾設(shè)計(jì)原則1.可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率。2.盡量讓時(shí)鐘信號(hào)電路周?chē)碾妱?shì)趨近于0，用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線要盡量短。3.I/O驅(qū)動(dòng)電路盡量靠近印制板邊。4.閑置不用的門(mén)電路輸出端不要懸空，閑置不用的運(yùn)放正輸入端要接地，負(fù)輸入端接輸出端。5.盡量用45°折線而不用

13、90°折線, 布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。6.時(shí)鐘線垂直于I/O線比平行于I/O線干擾小。6.元件的引腳要盡量短。8.石英晶振下面和對(duì)噪聲特別敏感的元件下面不要走線。9.弱信號(hào)電路、低頻電路周?chē)鼐€不要形成電流環(huán)路。10. 需要時(shí)，線路中加鐵氧體高頻扼流圈，分離信號(hào)、噪聲、電源、地。印制板上的一個(gè)過(guò)孔大約引起0.6pF的電容；一個(gè)集成電路本身的封裝材料引起2pF10pF的分布電容；一個(gè)線路板上的接插件，有520H的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4H18H的分布電感。數(shù)字電路、單片機(jī)的抗干擾設(shè)計(jì)在電子系統(tǒng)設(shè)計(jì)中，為了少走彎路和節(jié)省時(shí)間，應(yīng)充分考慮并滿足抗干擾

14、性 的要求，避免在設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。形成干擾的基本要素有三個(gè)：（1）干擾源，指產(chǎn)生干擾的元件、設(shè)備或信號(hào)，用數(shù)學(xué)語(yǔ)言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機(jī)、高頻時(shí)鐘等都可 能成為干擾源。（2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過(guò)導(dǎo)線的傳導(dǎo)和空間的輻射。（3）敏感器件，指容易被干擾的對(duì)象。如：A/D、D/A變換器，單片機(jī)，數(shù)字IC， 弱信號(hào)放大器等。抗干擾設(shè)計(jì)的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的 抗干擾性能。（類(lèi)似于傳染病的預(yù)防）1 抑制干擾源 抑制干擾源就是盡可能的減

15、小干擾源的du/dt，di/dt。這是抗干擾設(shè)計(jì)中最優(yōu) 先考慮和最重要的原則，常常會(huì)起到事半功倍的效果。 減小干擾源的du/dt主要是通過(guò)在干擾源兩端并聯(lián)電容來(lái)實(shí)現(xiàn)。減小干擾源的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來(lái)實(shí)現(xiàn)。 抑制干擾源的常用措施如下：（1）繼電器線圈增加續(xù)流二極管，消除斷開(kāi)線圈時(shí)產(chǎn)生的反電動(dòng)勢(shì)干擾。僅加 續(xù)流二極管會(huì)使繼電器的斷開(kāi)時(shí)間滯后，增加穩(wěn)壓二極管后繼電器在單位時(shí)間內(nèi)可動(dòng)作更多的次數(shù)。（2）在繼電器接點(diǎn)兩端并接火花抑制電路（一般是RC串聯(lián)電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響。（3）給電機(jī)加濾波電路，注意電容、電感引線要

16、盡量短。（4）電路板上每個(gè)IC要并接一個(gè)0.01F0.1F高頻電容，以減小IC對(duì)電源的 影響。注意高頻電容的布線，連線應(yīng)靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會(huì)影響濾波效果。（5）布線時(shí)避免90度折線，減少高頻噪聲發(fā)射。（6）可控硅兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲（這個(gè)噪聲嚴(yán)重時(shí)可能會(huì)把可控硅擊穿的）。按干擾的傳播路徑可分為傳導(dǎo)干擾和輻射干擾兩類(lèi)。所謂傳導(dǎo)干擾是指通過(guò)導(dǎo)線傳播到敏感器件的干擾。高頻干擾噪聲和 有用信號(hào)的頻帶不同，可以通過(guò)在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時(shí)也可加隔離光耦來(lái)解決。電源噪聲的危害最大， 要特別注意處理。所謂輻射干擾是指通

17、過(guò)空間輻射傳播到敏感器件的干擾。 一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。2 切斷干擾傳播路徑的常用措施如下：（1）充分考慮電源對(duì)單片機(jī)的影響。電源做得好，整個(gè)電路的抗干擾就解決了一大半。許多單片機(jī)對(duì)電源噪聲很敏感, 要給單片機(jī)電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對(duì)單片機(jī)的干擾。比如，可以利用磁珠和電容組成形濾波電路，當(dāng)然條件要求不高時(shí)也可用100電阻代替磁珠。（2）如果單片機(jī)的I/O口用來(lái)控制電機(jī)等噪聲器件，在I/O口與噪聲源之間應(yīng)加隔離（增加形濾波電路）。 控制電機(jī)等噪聲器件，在I/O口與噪聲源之間應(yīng)加隔離（增加形濾波電路）。（3）注意晶振布線。

18、晶振與單片機(jī)引腳盡量靠近，用地線把時(shí)鐘區(qū)隔離起來(lái)，晶振外殼接地并固定。此措施可解決許多疑難問(wèn)題。（4）電路板合理分區(qū)，如強(qiáng)、弱信號(hào)，數(shù)字、模擬信號(hào)。盡可能把干擾源 （如電機(jī)，繼電器）與敏感元件（如單片機(jī)）遠(yuǎn)離。（5）用地線把數(shù)字區(qū)與模擬區(qū)隔離，數(shù)字地與模擬地要分離，最后在一點(diǎn)接于電源地。A/D、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片 引腳排列時(shí)已考慮此要求。（6）單片機(jī)和大功率器件的地線要單獨(dú)接地，以減小相互干擾。 大功率器件盡可能放在電路板邊緣。（7）在單片機(jī)I/O口，電源線，電路板連接線等關(guān)鍵地方使用抗干擾元件 如磁珠、磁環(huán)、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。

19、3 提高敏感器件的抗干擾性能提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對(duì)干擾噪聲 的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。提高敏感器件抗干擾性能的常用措施如下：（1）布線時(shí)盡量減少回路環(huán)的面積，以降低感應(yīng)噪聲。（2）布線時(shí)，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。（3）對(duì)于單片機(jī)閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置 端在不改變系統(tǒng)邏輯的情況下接地或接電源。（4）對(duì)單片機(jī)使用電源監(jiān)控及看門(mén)狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個(gè)電路的抗干擾性能。（5）在速度能滿足要求的前提下，盡量降低單片機(jī)的晶振和選用低速數(shù)字 電路。（6）IC器件盡量直接焊在電路板上，少用IC座。我先說(shuō)說(shuō)我在這方面的經(jīng)驗(yàn):軟件方面：1、我習(xí)慣于將不用的代碼空間全清成“0”，因?yàn)檫@等效于NOP，可在程序跑飛時(shí)歸位；2、在跳轉(zhuǎn)指令前加幾個(gè)NOP，目的同1