晶振的匹配電容

1、12M配30P；24M配22P；大于33M的配5-15P及10K電阻。 一般的電路里晶振旁邊都接了兩個(gè)電容，是起什么作用的啊請(qǐng)教高手的指點(diǎn)啊 答 1:諧振組成振蕩器電路 諧振 答 2:啟振電容。有空就翻幾個(gè)老帖出來(lái)看看，里面應(yīng)該有。 答 3:電容三點(diǎn)試振蕩器的槽路電容，正反饋量由此兩個(gè)電容分壓決定 答 4:負(fù)載電容 用來(lái)糾正晶體的振蕩頻率用的 答 5:re 答 6:re    正說(shuō)，是為了穩(wěn)定振蕩頻率；俗說(shuō)，就是劫持干擾。    電容與內(nèi)部電路共同組成一定頻率的振蕩，這個(gè)電容是硬連接，固定頻率能力很強(qiáng)，其他頻率的干

2、擾就很難進(jìn)來(lái)了。    想起一個(gè)笑話，大概意思就是本飛機(jī)被我劫持了，其他劫持者等下次吧。這個(gè)電容就是本次劫機(jī)者。 答 7:晶振電路其實(shí)是個(gè)電容三點(diǎn)式振蕩電路，輸出是正玄波晶體等效于電感，加兩個(gè)槽路分壓電容，輸入端的電容越小，正反饋量越大。 答 8:負(fù)載電容每個(gè)晶振都會(huì)有的參數(shù) 例如：穩(wěn)定度是多少PPN  負(fù)載電容是多少PF等。當(dāng)晶振接到震蕩電路上 在震蕩電路所引入的電容不符合晶振的負(fù)載電容的容量要求時(shí) 震蕩電路所出的頻率就會(huì)和晶振所標(biāo)的頻率不同 例如：一個(gè)4.0000MHz  +-20PPN 負(fù)載電容是16PF 的

3、晶振當(dāng)負(fù)載電容是10PF時(shí) 震蕩電路所出的頻率就可能會(huì)是4.0003MHz當(dāng)負(fù)載電容是20PF時(shí) 震蕩電路所出的頻率就可能會(huì)是3.9997MHz晶振負(fù)載電容有2種接法 1 并聯(lián)在晶振上 2 串聯(lián)在晶振上 第2種比較常用 2個(gè)腳都接一個(gè)電容對(duì)交流地 在一些對(duì)頻率精度要求高的電路上如PLL的基準(zhǔn)等。就是并多個(gè)可調(diào)電容來(lái)微調(diào)頻率的如果對(duì)頻率精度要求不高就用固定電容就行了 晶振是晶體振蕩器的簡(jiǎn)稱，在電氣上它可以等效成一個(gè)電容和一個(gè)電阻并聯(lián)再串聯(lián)一個(gè)電容的二端網(wǎng)絡(luò)，電工學(xué)上這個(gè)網(wǎng)絡(luò)有兩個(gè)諧振點(diǎn)，以頻率的高低分其中較低 的頻率是串聯(lián)諧振，較高的頻率是并聯(lián)諧振。由于晶體自身的特性致使這兩個(gè)頻率的距離相當(dāng)?shù)慕?/p>

4、近，在這個(gè)極窄的頻率范圍內(nèi)，晶振等效為一個(gè)電感，所以只要晶 振的兩端并聯(lián)上合適的電容它就會(huì)組成并聯(lián)諧振電路。這個(gè)并聯(lián)諧振電路加到一個(gè)負(fù)反饋電路中就可以構(gòu)成正弦波振蕩電路，由于晶振等效為電感的頻率范圍很窄， 所以即使其他元件的參數(shù)變化很大，這個(gè)振蕩器的頻率也不會(huì)有很大的變化。 晶振有一個(gè)重要的參數(shù)，那就是負(fù)載電容值，選擇與負(fù)載電容值相等的并聯(lián)電容，就可以得到晶振標(biāo)稱的諧振頻率。 一般的晶振振蕩電路都是在一個(gè)反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個(gè)電容分別接到晶振的兩端，每個(gè)電容的另一端再接到地，這兩個(gè) 電容串聯(lián)的容量值就應(yīng)該等于負(fù)載電容，請(qǐng)注意一般IC的引腳都有等效輸入電容，

5、這個(gè)不能忽略。 一般的晶振的負(fù)載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個(gè)22p的電容構(gòu)成晶振的振蕩電路就是比較好的選擇。 晶振是為電路提供頻率基準(zhǔn)的元器件，通常分成有源晶振和無(wú)源晶振兩個(gè)大類，無(wú)源晶振需要芯片內(nèi)部有振蕩器，并且晶振的信號(hào)電壓根據(jù)起振電路而定，允許不同 的電壓，但無(wú)源晶振通常信號(hào)質(zhì)量和精度較差，需要精確匹配外圍電路（電感、電容、電阻等），如需更換晶振時(shí)要同時(shí)更換外圍的電路。有源晶振不需要芯片的內(nèi) 部振蕩器，可以提供高精度的頻率基準(zhǔn)，信號(hào)質(zhì)量也較無(wú)源晶振要好。 每種芯片的手冊(cè)上都會(huì)提供外部晶振輸入的標(biāo)準(zhǔn)電路，會(huì)表明芯片的最高可使用頻率等參數(shù)，在設(shè)計(jì)電路時(shí)

6、要掌握。與計(jì)算機(jī)用CPU不同，單片機(jī)現(xiàn)在所能接收的 晶振頻率相對(duì)較低，但對(duì)于一般控制電路來(lái)說(shuō)足夠了。 另外說(shuō)明一點(diǎn)，可能有些初學(xué)者會(huì)對(duì)晶振的頻率感到奇怪，12M、24M之類的晶振較好理解，選用如11.0592MHZ的晶振給人一種奇怪的感覺(jué)，這個(gè)問(wèn) 題解釋起來(lái)比較麻煩，如果初學(xué)者在練習(xí)串口編程的時(shí)候就會(huì)對(duì)此有所理解，這種晶振主要是可以方便和精確的設(shè)計(jì)串口或其它異步通訊時(shí)的波特率。 問(wèn)： 我發(fā)現(xiàn)在使用晶振時(shí)會(huì)和它并一個(gè)電阻,一般1M以上,我把它去掉,板子仍可正常工作,請(qǐng)問(wèn)這個(gè)電阻有什么用?可以不用嗎? 我有看到過(guò)不用的!不理解 答： 這個(gè)電阻是反饋電阻，是為了保證反相器輸入端的工作點(diǎn)電壓在VDD/

7、2，這樣在振蕩信號(hào)反饋在輸入端時(shí)，能保證反相器工作在適當(dāng)?shù)墓ぷ鲄^(qū)。雖然你去掉該電 阻時(shí)，振蕩電路仍工作了。但是如果從示波器看振蕩波形就會(huì)不一致了，而且可能會(huì)造成振蕩電路因工作點(diǎn)不合適而停振。所以千萬(wàn)不要省略此電阻。 這個(gè)電阻是為了使本來(lái)為邏輯反相器的器件工作在線性區(qū), 以獲得增益, 在飽和區(qū)是沒(méi)有增益的, 而沒(méi)有增益是無(wú)法振蕩的. 如果用芯片中的反相器來(lái)作振蕩, 必須外接這個(gè)電阻, 對(duì)于CMOS而言可以是1M以上, 對(duì)于TTL則比較復(fù)雜, 視不同類型(S,LS.)而定. 如果是芯片指定的晶振引腳, 如在某些微處理器中, 常?？梢圆患? 因?yàn)樾酒瑑?nèi)部已經(jīng)制作了, 要仔細(xì)閱讀DATA SHEET的

8、有關(guān)說(shuō)明. 和晶振并聯(lián)的電阻作為負(fù)載，一般1M歐。也有和晶振串聯(lián)的電阻為諧振電阻。. 問(wèn)：晶振的參數(shù)里有配用的諧振電容值。比如說(shuō)32.768K的是12.5pF；4.096M的是20pF. 這個(gè)值和實(shí)際電路中晶振上接的兩個(gè)電容值是什么關(guān)系？像DS1302用的就是32.768K的晶振，它內(nèi)部的電容是6pF的 答： 你所說(shuō)的是晶振的負(fù)載電容值。指的是晶振交流電路中，參與振蕩的，與晶振串聯(lián)或并聯(lián)的電容值。晶振電路的頻率主要由晶振決定，但既然負(fù)載電容參與振蕩，必 然會(huì)對(duì)頻率起微調(diào)作用的。負(fù)載電容越小，振蕩電路頻率就會(huì)越高4.096MHz的負(fù)載電容為20pF，說(shuō)明晶振本身的諧振頻率<4.096MHz

9、， 但如果讓20pF的電容參與振蕩，頻率就會(huì)升高為4.096MHz?；蛟S有人會(huì)問(wèn)為什么這么麻煩，不如將晶振直接做成4.096MHz而不用負(fù)載電容？不 是沒(méi)有這樣的晶振，但實(shí)際電路設(shè)計(jì)中有多種振蕩形式，為了振蕩反饋信號(hào)的相移等原因，也有為了頻率偏差便于調(diào)整等原因，大都電路中均有電容參與振蕩。為了 準(zhǔn)確掌握晶振電路中該用多大的電容，只要把握晶體負(fù)載電容應(yīng)等于振蕩回路中的電容+雜散電容就可以了。你所說(shuō)的IC中6pF的電容就可看作雜散電容 問(wèn)：The load capacitance (CL) of my parallel resonant crystal is rated at 20pF. How

10、do I calculate the value of the load capacitors used in my parallel resonant oscillator circuit? 答：Use this formula to approximate the value of capacitors needed: CL=(C1 x C2) / (C1 + C2) + Cstray Cstray is the stray capacitance in the circuit, typically 2-5pF. If the oscillation frequency is high,

11、the capacitor values should be increased to lower the frequency. If the frequency is low, the capacitor values should be decreased, thus raising the oscillation frequency. When CL =20pF, C1 and C2 will be approximately 27-33pF each, depending on the amount of stray capacitance. 問(wèn)：What is load capaci

12、tance? 答：Load capacitance is defined as being the total capacitance present in an oscillator circuit as measured or calculated acrossthe pins of the crystal socket. Load capacitance has the effect of increasing the frequency of a crystal unit. Please see the tutorial section for a complete explanati

13、on. 晶體元件的負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近 負(fù)載電容。要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容。應(yīng)用時(shí)一般在給出負(fù)載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負(fù)載諧振頻率和等效負(fù) 載諧振電阻。 晶振的負(fù)載電容=(Cd*Cg)/(Cd+Cg)+Cic+C式中Cd,Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,Cic（集成電路內(nèi)部電 容）+C（PCB上電容).就是說(shuō)負(fù)載電容15pf的話，兩邊個(gè)接27pf的差不多了，一般a為6.513.5pF 各種邏輯芯片的晶振引腳可以等效為電容三點(diǎn)式

14、振蕩器. 晶振引腳的內(nèi)部通常是一個(gè)反相器, 或者是奇數(shù)個(gè)反相器串聯(lián). 在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個(gè)電阻連接, 對(duì)于 CMOS 芯片通常是數(shù) M 到數(shù)十 M 歐之間. 很多芯片的引腳內(nèi)部已經(jīng)包含了這個(gè)電阻, 引腳外部就不用接了. 這個(gè)電阻是為了使反相器在振蕩初始時(shí)處與線性狀態(tài), 反相器就如同一個(gè)有很大增益的放大器, 以便于起振. 石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個(gè)并聯(lián)諧振回路, 振蕩頻率應(yīng)該是石英晶體的并聯(lián)諧振頻率. 晶體旁邊的兩個(gè)電容接地, 實(shí)際上就是電容三點(diǎn)式電路的分壓電容, 接地點(diǎn)就是分壓點(diǎn). 以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn), 振蕩引腳的輸入和輸出是

15、反相的, 但從并聯(lián)諧振回路即石英晶體兩端來(lái)看, 形成一個(gè)正反饋以保證電路持續(xù)振蕩. 在芯片設(shè)計(jì)時(shí), 這兩個(gè)電容就已經(jīng)形成了, 一般是兩個(gè)的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍. 外接時(shí)大約是數(shù) PF 到數(shù)十 PF, 依頻率和石英晶體的特性而定. 需要注意的是: 這兩個(gè)電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會(huì)影響振蕩頻率. 當(dāng)兩個(gè)電容量相等時(shí), 反饋系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對(duì)地電容量, 而增加輸出端的值以提高反饋量. 設(shè)計(jì)考慮事項(xiàng)： 1.使晶振、外部電容器（如果有）與 IC之間的信號(hào)線盡可能保持最短。當(dāng)非常低的電流通過(guò)IC晶振振蕩器