系統(tǒng)導(dǎo)論課件設(shè)計(jì)基礎(chǔ)

1、1第二章第二章 MOS器件與工藝基礎(chǔ)器件與工藝基礎(chǔ) 2.1 MOS晶體管基礎(chǔ)晶體管基礎(chǔ) 2.1.1 MOS晶體管結(jié)構(gòu)及基本工作原理晶體管結(jié)構(gòu)及基本工作原理 MOSFET是是Metal-Oxide-Silicon Field Effect Transistor的英文縮寫，平面型器件結(jié)構(gòu)，按照導(dǎo)電溝道的不同可以分的英文縮寫，平面型器件結(jié)構(gòu)，按照導(dǎo)電溝道的不同可以分為為NMOS和和PMOS器件器件。 23456 襯底摻雜濃度襯底摻雜濃度 柵材料與襯底的功函數(shù)差柵材料與襯底的功函數(shù)差 柵氧化層中固定電荷數(shù)柵氧化層中固定電荷數(shù) 單位面積柵電容值單位面積柵電容值 在實(shí)際的工藝中，往往采用離子注入技術(shù)調(diào)整器

2、件襯底在實(shí)際的工藝中，往往采用離子注入技術(shù)調(diào)整器件襯底的表面摻雜濃度來調(diào)整器件的閾值電壓的數(shù)值。的表面摻雜濃度來調(diào)整器件的閾值電壓的數(shù)值。2.1.3 MOS晶體管的電流晶體管的電流-電壓方程電壓方程 2.1.2 MOS晶體管的閾值電壓晶體管的閾值電壓VT7TNGSDSTNGSDSDSDSTNGSNDSVVVVVVVVVVKI,1)( 22 (2.1) (2.2) TNGSDSTNGSDSTNGSNDSVVVVVVVVKI,1)(2 (2.3) TNGSDSVVI 0)(LWKKNNNMOS的導(dǎo)電因子的導(dǎo)電因子oxoxnNtK2NMOS的本征導(dǎo)電因子的本征導(dǎo)電因子n電子遷移率電子遷移率oSiOo

3、x2介電常數(shù)介電常數(shù)oxt柵氧化層的厚度柵氧化層的厚度W溝道寬度溝道寬度L溝道長度溝道長度LW器件的寬長比器件的寬長比溝道長度調(diào)制系數(shù)溝道長度調(diào)制系數(shù)82.1.4 MOS器件的平方律轉(zhuǎn)移特性器件的平方律轉(zhuǎn)移特性 92.1.5 MOS晶體管的跨導(dǎo)晶體管的跨導(dǎo)g m DSoxoxnCVVGSDSmVLWtVIgBSDS、DSoxnTNGSoxoxnCVVGSDSmILWCVVLWtVIgBSDS2、非飽和區(qū)非飽和區(qū)飽和區(qū)飽和區(qū)102.1.6 MOS器件的直流導(dǎo)通電阻器件的直流導(dǎo)通電阻 DSTNGSoxnoxDSDSonVVVWLtIVR)(21222TNGSDSoxnoxonVVVWLtR)(1T

4、NGSoxnoxonVVWLtR非飽和區(qū)非飽和區(qū)飽和區(qū)飽和區(qū)線性區(qū)線性區(qū)112.1.7 MOS器件的交流電阻器件的交流電阻dsCVVDSDSdgIVrBSGS1、非飽和區(qū)非飽和區(qū)DSTNGSoxnoxdVVVWLtr)(1線性區(qū)線性區(qū)mTNGSoxnoxdgVVWLtr11 飽和區(qū)飽和區(qū) 如果不考慮如果不考慮MOS晶體管的溝道長度調(diào)制效應(yīng)，晶體管的溝道長度調(diào)制效應(yīng)，MOS晶體管在飽和區(qū)的交流電阻應(yīng)該是無窮大。晶體管在飽和區(qū)的交流電阻應(yīng)該是無窮大。實(shí)際上，由實(shí)際上，由于溝道長度調(diào)制效應(yīng)的作用，于溝道長度調(diào)制效應(yīng)的作用，r rd d 的數(shù)值一般在的數(shù)值一般在10k500k歐姆之間歐姆之間 122.

5、1.8 MOS器件的最高工作頻率器件的最高工作頻率 定義：定義：當(dāng)對柵極輸入電容當(dāng)對柵極輸入電容CGC的充放電電流和漏源電流的數(shù)值相的充放電電流和漏源電流的數(shù)值相等時(shí)，所對應(yīng)的工作頻率為等時(shí)，所對應(yīng)的工作頻率為MOS器件的最高工作頻率。器件的最高工作頻率。 當(dāng)變化的電流全部用于對溝道電容充放電時(shí)當(dāng)變化的電流全部用于對溝道電容充放電時(shí)gmgGCvgvC所以所以GCmmCgf2 柵極輸入電容正比于柵區(qū)面積乘單位面積柵電容，即柵極輸入電容正比于柵區(qū)面積乘單位面積柵電容，即oxoxoxGCtWLWLCC所以所以)(22TGSmVVLf 最高工作頻率與最高工作頻率與MOS器件的溝道長度的平方成反比，減小

6、溝器件的溝道長度的平方成反比，減小溝道長度道長度L可有效地提高工作頻率?？捎行У靥岣吖ぷ黝l率。 132.1.9 MOS器件的襯底偏置效應(yīng)器件的襯底偏置效應(yīng) 處于反偏的處于反偏的PN結(jié)的耗盡層將展寬。結(jié)的耗盡層將展寬。 當(dāng)襯底與源處于反偏時(shí)，也將使襯底中的耗盡區(qū)變厚，使得耗盡層中當(dāng)襯底與源處于反偏時(shí)，也將使襯底中的耗盡區(qū)變厚，使得耗盡層中的固定電荷數(shù)增加。由于柵電容兩邊電荷守衡，所以，在柵上電荷沒有的固定電荷數(shù)增加。由于柵電容兩邊電荷守衡，所以，在柵上電荷沒有改變的情況下，耗盡層電荷的增加，必然導(dǎo)致溝道中可動電荷的減少，改變的情況下，耗盡層電荷的增加，必然導(dǎo)致溝道中可動電荷的減少，從而導(dǎo)致導(dǎo)電水

7、平下降。若要維持原有的導(dǎo)電水平，必須增加?xùn)艍?，即從而?dǎo)致導(dǎo)電水平下降。若要維持原有的導(dǎo)電水平，必須增加?xùn)艍?，即增加?xùn)派系碾姾蓴?shù)。增加?xùn)派系碾姾蓴?shù)。 對器件而言，襯底的反偏，相當(dāng)于使對器件而言，襯底的反偏，相當(dāng)于使MOS晶體管的閾值電壓的數(shù)值提晶體管的閾值電壓的數(shù)值提高了。對高了。對NMOS，VTN更正，對更正，對PMOS，VTP更負(fù)，即閾值電壓的絕對值更負(fù)，即閾值電壓的絕對值提高了。提高了。14152.1.9 MOS器件的襯底偏置效應(yīng)器件的襯底偏置效應(yīng) 處于反偏的處于反偏的PN結(jié)的耗盡層將展寬。結(jié)的耗盡層將展寬。 當(dāng)襯底與源處于反偏時(shí)，也將使襯底中的耗盡區(qū)變厚，使得耗盡層中當(dāng)襯底與源處于反偏時(shí)

8、，也將使襯底中的耗盡區(qū)變厚，使得耗盡層中的固定電荷數(shù)增加。由于柵電容兩邊電荷守衡，所以，在柵上電荷沒有的固定電荷數(shù)增加。由于柵電容兩邊電荷守衡，所以，在柵上電荷沒有改變的情況下，耗盡層電荷的增加，必然導(dǎo)致溝道中可動電荷的減少，改變的情況下，耗盡層電荷的增加，必然導(dǎo)致溝道中可動電荷的減少，從而導(dǎo)致導(dǎo)電水平下降。若要維持原有的導(dǎo)電水平，必須增加?xùn)艍?，即從而?dǎo)致導(dǎo)電水平下降。若要維持原有的導(dǎo)電水平，必須增加?xùn)艍?，即增加?xùn)派系碾姾蓴?shù)。增加?xùn)派系碾姾蓴?shù)。 對器件而言，襯底的反偏，相當(dāng)于使對器件而言，襯底的反偏，相當(dāng)于使MOS晶體管的閾值電壓的數(shù)值提晶體管的閾值電壓的數(shù)值提高了。對高了。對NMOS，VTN

9、更正，對更正，對PMOS，VTP更負(fù)，即閾值電壓的絕對值更負(fù)，即閾值電壓的絕對值提高了。提高了。BSTVV為襯底偏置效應(yīng)系數(shù)，它隨襯底摻雜濃度而變化，典型值：為襯底偏置效應(yīng)系數(shù)，它隨襯底摻雜濃度而變化，典型值：NMOS晶體管：晶體管： 0.73.0； PMOS晶體管：晶體管：0.50.7TV為閾值電壓變化量。對為閾值電壓變化量。對PMOS晶體管，取負(fù)值，對晶體管，取負(fù)值，對NMOS晶晶體管，取正值。體管，取正值。16背柵跨導(dǎo)背柵跨導(dǎo)CVVBSDSmBGSDSVIg、|172.1.10 CMOS結(jié)構(gòu)結(jié)構(gòu) 所謂所謂CMOS（Complementary MOS），是在集成電路設(shè)計(jì)），是在集成電路設(shè)計(jì)

10、中，同時(shí)采用兩種中，同時(shí)采用兩種MOS器件：器件：NMOS和和PMOS，并通常配對出，并通常配對出現(xiàn)的一種電路結(jié)構(gòu)?，F(xiàn)的一種電路結(jié)構(gòu)。 182.2 CMOS邏輯部件邏輯部件 2.2.1 CMOS倒相器設(shè)計(jì)倒相器設(shè)計(jì) CMOS倒相器是倒相器是CMOS門電路中最基本的邏輯部件，門電路中最基本的邏輯部件，大多數(shù)的邏輯門電路均可通過等效倒相器進(jìn)行基本設(shè)大多數(shù)的邏輯門電路均可通過等效倒相器進(jìn)行基本設(shè)計(jì)，再通過適當(dāng)?shù)淖儞Q，完成最終的邏輯門電路中具計(jì)，再通過適當(dāng)?shù)淖儞Q，完成最終的邏輯門電路中具體晶體管尺寸的計(jì)算。所以，基本倒相器的設(shè)計(jì)是邏體晶體管尺寸的計(jì)算。所以，基本倒相器的設(shè)計(jì)是邏輯部件設(shè)計(jì)的基礎(chǔ)。輯部件

11、設(shè)計(jì)的基礎(chǔ)。19209 . 01 . 0,111 . 0111 . 02PPPPPPrarctht ：上升時(shí)間，是上升時(shí)間，是指在輸入階躍波的條件下，輸出信號從指在輸入階躍波的條件下，輸出信號從0.1Vdd上升到上升到0.9Vdd所需的時(shí)間所需的時(shí)間 rt9 . 01 . 0,111 . 0111 . 02NNNNNNfarctht ：下降時(shí)間，指的是在輸入階躍波的條件下，輸出信號從下降時(shí)間，指的是在輸入階躍波的條件下，輸出信號從0 0.9Vdd下降到下降到0.1Vdd所需的時(shí)間。所需的時(shí)間。 ftddTNNddTPPddNLNddPLpVVVVVKCVKC,上升時(shí)間與下降時(shí)間上升時(shí)間與下降時(shí)

12、間21 當(dāng)輸出信號的幅度變化只能從當(dāng)輸出信號的幅度變化只能從0.1Vdd到到0.9Vdd時(shí)，則輸出信號時(shí)，則輸出信號的周期就為上升與下降時(shí)間之和，且信號成為鋸齒波，這時(shí)所對應(yīng)的周期就為上升與下降時(shí)間之和，且信號成為鋸齒波，這時(shí)所對應(yīng)的信號頻率被認(rèn)為是倒相器的最高工作頻率。的信號頻率被認(rèn)為是倒相器的最高工作頻率。 通常在設(shè)計(jì)倒相器時(shí)，要求輸出波形對稱，也就是，通常在設(shè)計(jì)倒相器時(shí)，要求輸出波形對稱，也就是， 因?yàn)槭窃谕还に嚄l件下加工，因?yàn)槭窃谕还に嚄l件下加工，NMOS和和PMOS的柵氧化層的厚度的柵氧化層的厚度相同，如果相同，如果NMOS和和PMOS的閾值電壓數(shù)值相等，則，的閾值電壓數(shù)值相等，

13、則， 由導(dǎo)電因子的表達(dá)式可以得到如下結(jié)論：此時(shí)的由導(dǎo)電因子的表達(dá)式可以得到如下結(jié)論：此時(shí)的 由此可以得到一個(gè)在這種條件下的簡便計(jì)算方法：只要計(jì)算由此可以得到一個(gè)在這種條件下的簡便計(jì)算方法：只要計(jì)算 ，并由，并由此計(jì)算得到此計(jì)算得到NMOS管的寬長比管的寬長比 ，將此值乘，將此值乘2.5就是就是PMOS管的管的frtt NPKK5 . 2pnNPLWLWftNLWPLW222.2.2 CMOS與非門和或非門的結(jié)構(gòu)及其等效倒相器設(shè)計(jì)方法與非門和或非門的結(jié)構(gòu)及其等效倒相器設(shè)計(jì)方法 23等效倒相器設(shè)計(jì)方法等效倒相器設(shè)計(jì)方法 根據(jù)晶體管的串并關(guān)系，再根據(jù)等效倒相器中相應(yīng)晶體管的根據(jù)晶體管的串并關(guān)系，再根

14、據(jù)等效倒相器中相應(yīng)晶體管的尺寸，直接獲得與非門中各晶體管的尺寸的設(shè)計(jì)方法。尺寸，直接獲得與非門中各晶體管的尺寸的設(shè)計(jì)方法。 具體方法是：具體方法是：1.1. 將與非門中的將與非門中的M3和和M4的串聯(lián)結(jié)構(gòu)等效為倒相器中的的串聯(lián)結(jié)構(gòu)等效為倒相器中的NMOS晶體晶體管，將并聯(lián)的管，將并聯(lián)的M1和和M2等效為倒相器中的等效為倒相器中的PMOS晶體管。晶體管。2.2. 根據(jù)頻率要求和有關(guān)參數(shù)計(jì)算獲得等效倒相器的根據(jù)頻率要求和有關(guān)參數(shù)計(jì)算獲得等效倒相器的NMOS和和PMOS的寬長比。的寬長比。3.3. 考慮到考慮到M3和和M4是串聯(lián)結(jié)構(gòu)，為保持下降時(shí)間不變，是串聯(lián)結(jié)構(gòu)，為保持下降時(shí)間不變，M3和和M4的

15、的等效電阻必須縮小一半，亦即它們的寬長比必須比倒相器中的等效電阻必須縮小一半，亦即它們的寬長比必須比倒相器中的NMOS的寬長比增加一倍。的寬長比增加一倍。4.4. 為保證在只有一個(gè)為保證在只有一個(gè)PMOSPMOS晶體管導(dǎo)通的情況下，仍能獲得所需的上晶體管導(dǎo)通的情況下，仍能獲得所需的上升時(shí)間，要求升時(shí)間，要求M1和和M2的寬長比與倒相器中的寬長比與倒相器中PMOS管相同。管相同。 242.2.3 其他其他CMOS邏輯門邏輯門 1. CMOS組合邏輯單元組合邏輯單元 CMOS與或非門與或非門 ineindincinbinaOUT25CMOS或與非門或與非門 ineindincinbinaOUT26

16、2. 異或門異或門 BABABABAZ27同或門（異或非門）同或門（異或非門） BABABABABABAZ283. 傳輸門傳輸門 NMOS傳輸門和傳輸門和PMOS傳輸門傳輸門CMOS傳輸門傳輸門294. 三態(tài)門三態(tài)門302.2.4 D觸發(fā)器觸發(fā)器312.2.5 內(nèi)部信號的分布式驅(qū)動結(jié)構(gòu)內(nèi)部信號的分布式驅(qū)動結(jié)構(gòu)322.3 MOS集成電路工藝基礎(chǔ)集成電路工藝基礎(chǔ) 半導(dǎo)體制造過程半導(dǎo)體制造過程Single dieWafer332.3 MOS集成電路工藝基礎(chǔ)集成電路工藝基礎(chǔ) 制版制版 集成電路設(shè)計(jì)者提供給集成電路制造者的是一組光集成電路設(shè)計(jì)者提供給集成電路制造者的是一組光掩膜。光掩膜是根據(jù)版圖規(guī)則制造

17、的這一設(shè)計(jì)的實(shí)體代表。掩膜。光掩膜是根據(jù)版圖規(guī)則制造的這一設(shè)計(jì)的實(shí)體代表。制版的目的就是產(chǎn)生一套分層的版圖掩膜，為將來進(jìn)行圖形制版的目的就是產(chǎn)生一套分層的版圖掩膜，為將來進(jìn)行圖形轉(zhuǎn)移即將設(shè)計(jì)的版圖轉(zhuǎn)移到硅片上去做準(zhǔn)備。這個(gè)過程和印轉(zhuǎn)移即將設(shè)計(jì)的版圖轉(zhuǎn)移到硅片上去做準(zhǔn)備。這個(gè)過程和印刷技術(shù)中的套印技術(shù)非常相象。刷技術(shù)中的套印技術(shù)非常相象。光掩膜通過光刻（光掩膜通過光刻（photolithography）工藝傳遞到圓）工藝傳遞到圓片上。一個(gè)光學(xué)掩膜版通常是一塊涂著特定圖案鉻薄層的石片上。一個(gè)光學(xué)掩膜版通常是一塊涂著特定圖案鉻薄層的石英玻璃片，一層掩膜對應(yīng)英玻璃片，一層掩膜對應(yīng)IC的一個(gè)工藝層。的一

18、個(gè)工藝層。342.3 MOS集成電路工藝基礎(chǔ)集成電路工藝基礎(chǔ) 硅制造工藝硅制造工藝 單晶生長過程單晶生長過程硅晶錠硅晶錠實(shí)際的集成電路制造僅能使用單晶硅材料，而不實(shí)際的集成電路制造僅能使用單晶硅材料，而不是多晶硅材料。是多晶硅材料。 絕大多數(shù)晶體的主流生產(chǎn)技術(shù)是直拉生長法。直絕大多數(shù)晶體的主流生產(chǎn)技術(shù)是直拉生長法。直拉法單晶生長涉及熔融態(tài)物質(zhì)的結(jié)晶過程。在單晶硅生長拉法單晶生長涉及熔融態(tài)物質(zhì)的結(jié)晶過程。在單晶硅生長中用到的材料是電子級多晶硅，它從石英（中用到的材料是電子級多晶硅，它從石英（SiO2）中提煉）中提煉出來并被提純至出來并被提純至99.999999999%純度。純度。在一個(gè)可抽真空的

19、腔室內(nèi)放置著一個(gè)坩鍋，多晶在一個(gè)可抽真空的腔室內(nèi)放置著一個(gè)坩鍋，多晶熔料就裝填在此坩鍋中。腔室回充保護(hù)性氣氛，將坩鍋加熔料就裝填在此坩鍋中。腔室回充保護(hù)性氣氛，將坩鍋加熱至熱至1500左右。接著，一塊小的、用化學(xué)方法蝕刻的籽左右。接著，一塊小的、用化學(xué)方法蝕刻的籽晶（直徑約晶（直徑約0.5cm，長約，長約10cm）降下來與多晶熔料相接觸，）降下來與多晶熔料相接觸，籽晶必須是嚴(yán)格定向的。籽晶必須是嚴(yán)格定向的。受控冷卻的熔融硅使得硅原子逐層沉積在籽晶上。受控冷卻的熔融硅使得硅原子逐層沉積在籽晶上。連接籽晶的桿子緩慢上升，因此僅僅少部分保持接觸的熔連接籽晶的桿子緩慢上升，因此僅僅少部分保持接觸的熔融

20、硅生長于籽晶上。一個(gè)很大的硅晶錠可以像這樣一厘米融硅生長于籽晶上。一個(gè)很大的硅晶錠可以像這樣一厘米一厘米的從熔融態(tài)硅中拉出來。軸可緩慢旋轉(zhuǎn)以使得生長一厘米的從熔融態(tài)硅中拉出來。軸可緩慢旋轉(zhuǎn)以使得生長均勻。熔融態(tài)硅的高表面張力將晶體扭曲為圓柱棒狀。均勻。熔融態(tài)硅的高表面張力將晶體扭曲為圓柱棒狀。 目前的硅晶錠，直徑可達(dá)目前的硅晶錠，直徑可達(dá)300mm以上，長度有以上，長度有12m。352.3 MOS集成電路工藝基礎(chǔ)集成電路工藝基礎(chǔ) 圓片的制備和規(guī)格圓片的制備和規(guī)格 腐蝕以后，晶錠就被切成圓片了，這是流程中很關(guān)鍵的一步，它決定了圓腐蝕以后，晶錠就被切成圓片了，這是流程中很關(guān)鍵的一步，它決定了圓片的

21、翹度和平行度。一般情況下，該步驟用布滿金剛石顆粒的絲絨鋸。片的翹度和平行度。一般情況下，該步驟用布滿金剛石顆粒的絲絨鋸。晶錠進(jìn)行機(jī)械研磨。晶錠進(jìn)行機(jī)械研磨。晶錠浸入化學(xué)腐蝕液中以去除機(jī)械研磨造成的損傷。晶錠浸入化學(xué)腐蝕液中以去除機(jī)械研磨造成的損傷。拋光用來打平由于機(jī)械切割造成的不平坦表面。拋光用來打平由于機(jī)械切割造成的不平坦表面。362.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 1. 1. 光刻與刻蝕工藝光刻與刻蝕工藝 光刻是加工集成電路微圖形結(jié)構(gòu)的關(guān)鍵工藝技術(shù)，通常，光刻光刻是加工集成電路微圖形結(jié)構(gòu)的關(guān)鍵工藝技術(shù)，通常，光刻次數(shù)越多，就意味著工藝越復(fù)雜。另一方面，光刻所能加工加工

22、的線條次數(shù)越多，就意味著工藝越復(fù)雜。另一方面，光刻所能加工加工的線條越細(xì)，意味著工藝線水平越高。越細(xì)，意味著工藝線水平越高。光刻技術(shù)可用來選擇性地刻蝕、氧化、淀積或擴(kuò)散。光刻技術(shù)可用來選擇性地刻蝕、氧化、淀積或擴(kuò)散。 光刻技術(shù)類似于照片的印相技術(shù)，所不同的是，相紙上有感光光刻技術(shù)類似于照片的印相技術(shù)，所不同的是，相紙上有感光材料，而硅片上的感光材料材料，而硅片上的感光材料光刻膠是通過旋涂技術(shù)在工藝中后加工的。光刻膠是通過旋涂技術(shù)在工藝中后加工的。光刻掩膜相當(dāng)于照相底片，一定的波長的光線通過這個(gè)光刻掩膜相當(dāng)于照相底片，一定的波長的光線通過這個(gè)“底片底片”，在光，在光刻膠上形成與掩膜版圖形相反的感

23、光區(qū)，然后進(jìn)行顯影、定影、堅(jiān)膜等刻膠上形成與掩膜版圖形相反的感光區(qū)，然后進(jìn)行顯影、定影、堅(jiān)膜等步驟，在光刻膠膜上有的區(qū)域被溶解掉，有的區(qū)域保留下來，形成了版步驟，在光刻膠膜上有的區(qū)域被溶解掉，有的區(qū)域保留下來，形成了版圖圖形。圖圖形。光刻技術(shù)光刻技術(shù)372.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 1. 1. 光刻與刻蝕工藝光刻與刻蝕工藝 主要步驟主要步驟:涂光刻膠：光刻膠通過過濾器滴入晶圓中央，被真空吸盤吸牢的晶圓以涂光刻膠：光刻膠通過過濾器滴入晶圓中央，被真空吸盤吸牢的晶圓以20008000轉(zhuǎn)轉(zhuǎn)/分鐘的高速旋轉(zhuǎn)，從而使光刻膠均勻地涂在晶圓表面。分鐘的高速旋轉(zhuǎn)，從而使光刻膠均勻地

24、涂在晶圓表面。預(yù)烘：因?yàn)橥糠蠛玫墓饪棠z中含有溶劑，所以要在烘箱中預(yù)烘，去除光刻膠中預(yù)烘：因?yàn)橥糠蠛玫墓饪棠z中含有溶劑，所以要在烘箱中預(yù)烘，去除光刻膠中的溶劑。的溶劑。 曝光：光源可以是可見光、紫外線、曝光：光源可以是可見光、紫外線、X射線和電子束。光量，時(shí)間取決于光刻射線和電子束。光量，時(shí)間取決于光刻膠的型號、厚度和成像深度。膠的型號、厚度和成像深度。顯影：晶圓用真空吸盤吸牢，高速旋轉(zhuǎn)，將顯影液噴射到晶圓上。顯影后，用顯影：晶圓用真空吸盤吸牢，高速旋轉(zhuǎn)，將顯影液噴射到晶圓上。顯影后，用清洗液噴洗。清洗液噴洗。后烘：將顯影液和清潔液全部蒸發(fā)掉。后烘：將顯影液和清潔液全部蒸發(fā)掉。復(fù)制到光刻膠上的集

25、成電路的圖形作為掩模，用來選擇性地刻蝕、氧化、復(fù)制到光刻膠上的集成電路的圖形作為掩模，用來選擇性地刻蝕、氧化、淀積或擴(kuò)散淀積或擴(kuò)散 。 38正膠與負(fù)膠正膠與負(fù)膠n 兩種基本類型的光刻膠由發(fā)生曝光的化學(xué)反應(yīng)來區(qū)分。兩種基本類型的光刻膠由發(fā)生曝光的化學(xué)反應(yīng)來區(qū)分。n 正膠在曝光時(shí)發(fā)生光致分解。曝光的正膠變得可溶解在某一些溶劑正膠在曝光時(shí)發(fā)生光致分解。曝光的正膠變得可溶解在某一些溶劑中，未曝光的正膠仍然不可溶解。因此當(dāng)晶片浸入溶劑時(shí)，曝光部中，未曝光的正膠仍然不可溶解。因此當(dāng)晶片浸入溶劑時(shí)，曝光部分溶解而未曝光部分仍覆蓋光刻膠。此時(shí)光刻膠的圖形與掩膜版圖分溶解而未曝光部分仍覆蓋光刻膠。此時(shí)光刻膠的圖

26、形與掩膜版圖形相同。形相同。n 負(fù)膠在曝光時(shí)發(fā)生光致聚合。曝光的負(fù)膠變得不可溶解，未曝光的負(fù)膠在曝光時(shí)發(fā)生光致聚合。曝光的負(fù)膠變得不可溶解，未曝光的負(fù)膠仍然可以溶解在某一些溶劑中。因此當(dāng)晶片浸入溶劑時(shí)，未曝負(fù)膠仍然可以溶解在某一些溶劑中。因此當(dāng)晶片浸入溶劑時(shí)，未曝光部分溶解而曝光部分仍覆蓋光刻膠。此時(shí)光刻膜的圖形與掩膜版光部分溶解而曝光部分仍覆蓋光刻膠。此時(shí)光刻膜的圖形與掩膜版圖形相反。圖形相反。n 一般說來，正型膠的分辯率高，而負(fù)型膠具有高感光度以及和下層一般說來，正型膠的分辯率高，而負(fù)型膠具有高感光度以及和下層的粘接性能好等的粘接性能好等 特點(diǎn)。特點(diǎn)。 392.3.1 基本的集成電路加工工

27、藝基本的集成電路加工工藝 1. 1. 光刻與刻蝕工藝光刻與刻蝕工藝 刻蝕分為干法刻蝕和濕法刻蝕刻蝕分為干法刻蝕和濕法刻蝕:干法刻蝕是以等離子體進(jìn)行薄膜刻蝕的技術(shù)。干法刻蝕借助等離干法刻蝕是以等離子體進(jìn)行薄膜刻蝕的技術(shù)。干法刻蝕借助等離子體中產(chǎn)生的粒子轟擊刻蝕區(qū)，是各向異性的刻蝕技術(shù)，即在被刻蝕的區(qū)子體中產(chǎn)生的粒子轟擊刻蝕區(qū)，是各向異性的刻蝕技術(shù)，即在被刻蝕的區(qū)域內(nèi)，各個(gè)方向上的刻蝕速度不相同。域內(nèi)，各個(gè)方向上的刻蝕速度不相同。濕法刻蝕是將被刻蝕材料浸泡在腐蝕液內(nèi)進(jìn)行腐蝕的技術(shù)。濕法濕法刻蝕是將被刻蝕材料浸泡在腐蝕液內(nèi)進(jìn)行腐蝕的技術(shù)。濕法刻蝕是各向同性的刻蝕方法，利用化學(xué)反應(yīng)過程去除待刻蝕區(qū)域的

28、薄膜材刻蝕是各向同性的刻蝕方法，利用化學(xué)反應(yīng)過程去除待刻蝕區(qū)域的薄膜材料。料。402.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 2.2.摻雜工藝摻雜工藝 摻雜分為熱擴(kuò)散法摻雜和離子注入法摻雜。摻雜分為熱擴(kuò)散法摻雜和離子注入法摻雜。所謂熱擴(kuò)散摻雜就是利用分子在高溫下的擴(kuò)散運(yùn)動，使雜質(zhì)原子從所謂熱擴(kuò)散摻雜就是利用分子在高溫下的擴(kuò)散運(yùn)動，使雜質(zhì)原子從濃度很高的雜質(zhì)源向硅中擴(kuò)散并形成一定的分布。熱擴(kuò)散通常分兩個(gè)步驟進(jìn)濃度很高的雜質(zhì)源向硅中擴(kuò)散并形成一定的分布。熱擴(kuò)散通常分兩個(gè)步驟進(jìn)行：預(yù)淀積和再分布。預(yù)淀積是在高溫下，利用雜質(zhì)源，如硼源、磷源等，行：預(yù)淀積和再分布。預(yù)淀積是在高溫下，利用雜

29、質(zhì)源，如硼源、磷源等，對硅片上的摻雜窗口進(jìn)行擴(kuò)散，在窗口處形成一層較薄但具有較高濃度的雜對硅片上的摻雜窗口進(jìn)行擴(kuò)散，在窗口處形成一層較薄但具有較高濃度的雜質(zhì)層。這是一種質(zhì)層。這是一種恒定表面源擴(kuò)散過程恒定表面源擴(kuò)散過程。再分布是利用預(yù)淀積所形成的表面雜。再分布是利用預(yù)淀積所形成的表面雜質(zhì)層做雜質(zhì)源，在高溫下將這層雜質(zhì)向硅體內(nèi)擴(kuò)散的過程，通常再分布的時(shí)質(zhì)層做雜質(zhì)源，在高溫下將這層雜質(zhì)向硅體內(nèi)擴(kuò)散的過程，通常再分布的時(shí)間較長，通過再分布，可以在硅襯底上形成一定的雜質(zhì)分布和結(jié)深。再分布間較長，通過再分布，可以在硅襯底上形成一定的雜質(zhì)分布和結(jié)深。再分布是是限定表面源擴(kuò)散過程限定表面源擴(kuò)散過程。離子注入

30、是另一種摻雜技術(shù)，離子注入摻雜也分為兩個(gè)步驟：離子離子注入是另一種摻雜技術(shù)，離子注入摻雜也分為兩個(gè)步驟：離子注入和退火再分布。注入和退火再分布。 412.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 2.2.摻雜工藝摻雜工藝 汽相傳輸?shù)臄U(kuò)散摻雜方法汽相傳輸?shù)臄U(kuò)散摻雜方法 422.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 2.2.摻雜工藝摻雜工藝 首先將待摻雜物質(zhì)離子化；首先將待摻雜物質(zhì)離子化；利用質(zhì)量分離器取出需要的雜質(zhì)離子。由于質(zhì)量，電量的不同，不需要的離子會被利用質(zhì)量分離器取出需要的雜質(zhì)離子。由于質(zhì)量，電量的不同，不需要的離子會被分離器中的磁場分離，并且被屏蔽層吸收。分

31、離器中的磁場分離，并且被屏蔽層吸收。通過加速管，離子被加速到一個(gè)特定的能量級。通過加速管，離子被加速到一個(gè)特定的能量級。通過透鏡聚成離子束，在掃描系統(tǒng)的控制下，離子束轟擊在注入室的晶圓上。通過透鏡聚成離子束，在掃描系統(tǒng)的控制下，離子束轟擊在注入室的晶圓上。在晶圓上沒有被遮蓋的區(qū)域里，離子直接射入襯底材料的晶體中，注入的深度取決在晶圓上沒有被遮蓋的區(qū)域里，離子直接射入襯底材料的晶體中，注入的深度取決于離子的能量。于離子的能量。法拉弟杯的作用是用來吸收雜散的電子和離子。法拉弟杯的作用是用來吸收雜散的電子和離子。離子注入機(jī)離子注入機(jī)432.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 2.2

32、.摻雜工藝摻雜工藝 離子注入法的優(yōu)、缺點(diǎn)離子注入法的優(yōu)、缺點(diǎn) ；優(yōu)點(diǎn)：優(yōu)點(diǎn)：摻雜過程可通過調(diào)整雜質(zhì)劑量及能量來精確的控制，雜質(zhì)分布均勻。摻雜過程可通過調(diào)整雜質(zhì)劑量及能量來精確的控制，雜質(zhì)分布均勻?？蛇M(jìn)行小劑量的摻雜?？蛇M(jìn)行小劑量的摻雜?？蛇M(jìn)行極小深度的摻雜?？蛇M(jìn)行極小深度的摻雜。較低的工藝溫度，故光刻膠可用作掩膜。較低的工藝溫度，故光刻膠可用作掩膜?？晒诫s的離子種類較多?？晒诫s的離子種類較多。離子注入是各向異性的。離子注入是各向異性的。 缺點(diǎn)：缺點(diǎn)： 費(fèi)用高昂。費(fèi)用高昂。 在大劑量注入時(shí)半導(dǎo)體晶格會被嚴(yán)重破壞并很難恢復(fù)。入射離子對半導(dǎo)體在大劑量注入時(shí)半導(dǎo)體晶格會被嚴(yán)重破壞并很難恢復(fù)。入射離

33、子對半導(dǎo)體晶格有損傷，該損傷需要消除，但在某些場合完全消除是無法實(shí)現(xiàn)的。晶格有損傷，該損傷需要消除，但在某些場合完全消除是無法實(shí)現(xiàn)的。 對高劑量注入，離子注入的產(chǎn)率受到限制，尤其是與通常能同時(shí)運(yùn)行對高劑量注入，離子注入的產(chǎn)率受到限制，尤其是與通常能同時(shí)運(yùn)行200片片圓片的擴(kuò)散工藝相比。圓片的擴(kuò)散工藝相比。442.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 3.3.氧化及熱處理氧化及熱處理 氧化工藝在硅片表面熱生長一層均勻的介質(zhì)薄膜，通常厚氧用于氧化工藝在硅片表面熱生長一層均勻的介質(zhì)薄膜，通常厚氧用于場氧隔離，薄氧用于做場氧隔離，薄氧用于做MOSFET管的柵。管的柵。 氧化工藝是將硅片置于通有氧氣氣氛的高溫環(huán)境內(nèi)，通過氧原子氧化工藝是將硅片置于通有氧氣氣氛的高溫環(huán)境內(nèi)，通過氧原子與硅的作用形成二氧化硅與硅的作用形成二氧化硅 452.3.1 基本的集成電路加工工藝基本的集成電路加工工藝 3.3.氧化及熱處理氧化及熱處理 氧化工藝包括：高溫干氧氧化、高溫濕氧氧化。氧化工藝包括：高溫干氧氧化、高溫濕氧氧化。高溫干氧氧化：高溫?zé)岣裳跹趸に囜槍杵?，在高溫下通干燥的高純氧高溫干氧氧化：高溫?zé)岣裳跹趸に囜槍杵?，在高溫下通干燥的高純氧氣，在硅片表面生長二氧化硅薄膜。氣，在硅片表面生長二氧化硅薄膜。優(yōu)點(diǎn)：優(yōu)