第5章存儲(chǔ)器技術(shù)2

1、人一能之，已百之；人一能之，已百之；人十能之，已千之；人十能之，已千之；第第5 5章章 存儲(chǔ)器技術(shù)存儲(chǔ)器技術(shù)5.1 5.1 存儲(chǔ)器分類與性能指標(biāo)存儲(chǔ)器分類與性能指標(biāo)5.2 5.2 只讀存儲(chǔ)器只讀存儲(chǔ)器5.3 5.3 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器5.4 5.4 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器5.5 5.5 虛擬存儲(chǔ)器及其管理技術(shù)虛擬存儲(chǔ)器及其管理技術(shù)5.6 5.6 存儲(chǔ)器地址譯碼方式及譯碼電路的設(shè)計(jì)存儲(chǔ)器地址譯碼方式及譯碼電路的設(shè)計(jì)5.7 5.7 存儲(chǔ)器與存儲(chǔ)器與CPUCPU的連接的連接 存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)用來(lái)存放數(shù)據(jù)和程序的部件是計(jì)算機(jī)用來(lái)存放數(shù)據(jù)和程序的部件 微型計(jì)算機(jī)系統(tǒng)對(duì)存儲(chǔ)器的要求是微型計(jì)算機(jī)

2、系統(tǒng)對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低容量大、速度快、成本低，但三者在同一存儲(chǔ)起中不可兼得但三者在同一存儲(chǔ)起中不可兼得 內(nèi)存內(nèi)存指得是能被指得是能被CPUCPU直接訪問(wèn)的主存儲(chǔ)器和高速緩沖存儲(chǔ)器直接訪問(wèn)的主存儲(chǔ)器和高速緩沖存儲(chǔ)器5.1 5.1 存儲(chǔ)器分類與性能指標(biāo)存儲(chǔ)器分類與性能指標(biāo) 5.1.1 5.1.1 內(nèi)存和外存內(nèi)存和外存 按存儲(chǔ)器用途分類，可以分成內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器。按存儲(chǔ)器用途分類，可以分成內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器。 1.1.內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器 內(nèi)部存儲(chǔ)器位于計(jì)算機(jī)主機(jī)的內(nèi)部，用來(lái)存放當(dāng)前正在內(nèi)部存儲(chǔ)器位于計(jì)算機(jī)主機(jī)的內(nèi)部，用來(lái)存放當(dāng)前正在使用的或經(jīng)常使用的程序和數(shù)據(jù)，使用的

3、或經(jīng)常使用的程序和數(shù)據(jù)，CPUCPU可直接對(duì)它進(jìn)行訪問(wèn)?？芍苯訉?duì)它進(jìn)行訪問(wèn)。內(nèi)存的存儲(chǔ)速度較快，一般由半導(dǎo)體存儲(chǔ)器件構(gòu)成。內(nèi)存的存儲(chǔ)速度較快，一般由半導(dǎo)體存儲(chǔ)器件構(gòu)成。 2.2.外部存儲(chǔ)器外部存儲(chǔ)器 外部存儲(chǔ)器也稱為外存，是輔助存儲(chǔ)器，外存的特點(diǎn)是外部存儲(chǔ)器也稱為外存，是輔助存儲(chǔ)器，外存的特點(diǎn)是大容量，所存的信息既可以修改，也可以保存，存取速度較大容量，所存的信息既可以修改，也可以保存，存取速度較慢，要有專用的設(shè)備來(lái)管理。慢，要有專用的設(shè)備來(lái)管理。 5.1.2 5.1.2 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類v半導(dǎo)體存儲(chǔ)器按照半導(dǎo)體存儲(chǔ)器按照制造工藝制造工藝和和存取方式存取方式進(jìn)行分類進(jìn)行分類

4、按按制造工藝制造工藝分類分類: :分為雙極型和分為雙極型和MOSMOS型型 雙極型特點(diǎn)：速度快、但集成度低、功耗大、價(jià)格偏低。雙極型特點(diǎn)：速度快、但集成度低、功耗大、價(jià)格偏低。按按存取方式存取方式分類分類: :分為分為RAMRAM和和ROMROM 5.1.3 5.1.3 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)半導(dǎo)體存儲(chǔ)器的性能指標(biāo) 衡量半導(dǎo)體存儲(chǔ)器的衡量半導(dǎo)體存儲(chǔ)器的性能指標(biāo)性能指標(biāo)有：存儲(chǔ)容量、有：存儲(chǔ)容量、存儲(chǔ)速度、功耗、可靠性、價(jià)格、性價(jià)比、體積、存儲(chǔ)速度、功耗、可靠性、價(jià)格、性價(jià)比、體積、重量、電源種類等。重量、電源種類等。5.2 5.2 只讀存儲(chǔ)器只讀存儲(chǔ)器 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM是指在機(jī)

5、器運(yùn)行期間，只能讀出事先寫入的是指在機(jī)器運(yùn)行期間，只能讀出事先寫入的信息，而不能將信息寫入其中的存儲(chǔ)器。它主要用來(lái)保存固信息，而不能將信息寫入其中的存儲(chǔ)器。它主要用來(lái)保存固定的程序和數(shù)據(jù)。定的程序和數(shù)據(jù)。 5.2.1 EPROM5.2.1 EPROM 比較典型的比較典型的EPROMEPROM芯片有：芯片有： Intel2716(2KIntel2716(2K8)8)、 Intel2764(8KIntel2764(8K8) 8) 、 Intel27512(64KIntel27512(64K8)8)等。它們皆為雙列直插式芯片等。它們皆為雙列直插式芯片 1 1EPROMEPROM的工作原理的工作原理

6、EPROMEPROM的編程過(guò)程的編程過(guò)程是對(duì)某些單元寫入是對(duì)某些單元寫入“0”0”的過(guò)程，的過(guò)程，EPROMEPROM在初始狀態(tài)下，所有的位均為在初始狀態(tài)下，所有的位均為“1”1”，寫入時(shí)只能將，寫入時(shí)只能將“1”1”改變?yōu)楦淖優(yōu)椤?”0”，用紫外光照后才能將，用紫外光照后才能將“0”0”變?yōu)樽優(yōu)椤?”1”。信息可以長(zhǎng)期保存。保存的時(shí)間，與芯片所處的溫度、光照信息可以長(zhǎng)期保存。保存的時(shí)間，與芯片所處的溫度、光照等環(huán)境有關(guān)。等環(huán)境有關(guān)。例如例如在在2020的溫度下信息可保存的溫度下信息可保存1010年以上；若年以上；若將芯片置于紫外燈下照射，則信息將在幾十分鐘內(nèi)丟失。將芯片置于紫外燈下照射，則信

7、息將在幾十分鐘內(nèi)丟失。2 2典型的典型的EPROMEPROM芯片介紹芯片介紹 Intel2764Intel2764的容量為的容量為8K8K8 8，Intel2764Intel2764芯片各引腳圖如下：芯片各引腳圖如下：引腳功能引腳功能工作方式工作方式27642764與與CPUCPU連接連接5.2.2 EEPROM5.2.2 EEPROM EEPROMEEPROM的典型芯片有的典型芯片有: :Intel2816/2817Intel2816/2817、2816A/2817A2816A/2817A（2K2K8 8）和）和2864A2864A（8K8K8 8）。）。1 1EEPROMEEPROM的工作

8、原理的工作原理 EEPROMEEPROM為電可擦除可編程的只讀存儲(chǔ)器，它比為電可擦除可編程的只讀存儲(chǔ)器，它比EPROMEPROM使使用方便。它可以以字節(jié)為單位進(jìn)行內(nèi)容改寫，而且無(wú)用方便。它可以以字節(jié)為單位進(jìn)行內(nèi)容改寫，而且無(wú)論是字節(jié)還是整片改寫，均可在應(yīng)用系統(tǒng)中在線進(jìn)行。論是字節(jié)還是整片改寫，均可在應(yīng)用系統(tǒng)中在線進(jìn)行。擦除操作一般是在寫入過(guò)程中自動(dòng)完成，但擦除、改擦除操作一般是在寫入過(guò)程中自動(dòng)完成，但擦除、改寫時(shí)間較讀取時(shí)間長(zhǎng)，約為寫時(shí)間較讀取時(shí)間長(zhǎng)，約為10ms10ms（讀取時(shí)間是（讀取時(shí)間是200250ns200250ns），且寫入次數(shù)有限，約為幾百次到幾萬(wàn)次。），且寫入次數(shù)有限，約為幾百

9、次到幾萬(wàn)次。2 2典型的典型的EEPROMEEPROM芯片介紹芯片介紹 Intel2864AIntel2864A為例，其引腳圖如下：為例，其引腳圖如下： 其最大工作電流其最大工作電流160mA160mA，維持電流，維持電流60 mA60 mA，典型讀出時(shí)間，典型讀出時(shí)間250ns250ns，最大寫入時(shí)間最大寫入時(shí)間10ms, 10ms, 用用+5V+5V供電。供電。 引腳功能圖引腳功能圖工作方式圖工作方式圖5.3 5.3 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAMRAM 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM在工作時(shí)可以隨時(shí)讀出或?qū)懭胄畔⒌脑诠ぷ鲿r(shí)可以隨時(shí)讀出或?qū)懭胄畔⒌拇鎯?chǔ)器，主要用來(lái)存放當(dāng)前運(yùn)行的程序、

10、各種輸入輸出數(shù)存儲(chǔ)器，主要用來(lái)存放當(dāng)前運(yùn)行的程序、各種輸入輸出數(shù)據(jù)、中間運(yùn)算結(jié)果及堆棧等據(jù)、中間運(yùn)算結(jié)果及堆棧等; ; 隨機(jī)存儲(chǔ)器可分為雙極型和隨機(jī)存儲(chǔ)器可分為雙極型和MOSMOS型兩種。雙極性型兩種。雙極性RAMRAM主要用主要用在高速微型計(jì)算機(jī)中，微型計(jì)算機(jī)廣泛使用的是在高速微型計(jì)算機(jī)中，微型計(jì)算機(jī)廣泛使用的是MOSMOS型型RAM;RAM; MOSMOS型型RAMRAM分為靜態(tài)分為靜態(tài)RAMRAM（SRAMSRAM）和動(dòng)態(tài)）和動(dòng)態(tài)RAMRAM（DRAMDRAM）兩類。）兩類。5.3.1 5.3.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器SRAMSRAM 1.1.靜態(tài)靜態(tài)RAMRAM組成組成 靜態(tài)靜

11、態(tài)RAMRAM通常由通常由地址譯碼器，存儲(chǔ)矩陣，控制邏輯和三態(tài)地址譯碼器，存儲(chǔ)矩陣，控制邏輯和三態(tài)數(shù)據(jù)緩沖器數(shù)據(jù)緩沖器組成。存儲(chǔ)器芯片內(nèi)部結(jié)構(gòu)圖如下所示：組成。存儲(chǔ)器芯片內(nèi)部結(jié)構(gòu)圖如下所示： v 存儲(chǔ)矩陣存儲(chǔ)矩陣 一個(gè)基本存儲(chǔ)單元存放一位二進(jìn)制信息，一存儲(chǔ)器芯片中一個(gè)基本存儲(chǔ)單元存放一位二進(jìn)制信息，一存儲(chǔ)器芯片中的基本存儲(chǔ)單元電路按字結(jié)構(gòu)或位結(jié)構(gòu)的方式排列成矩陣。的基本存儲(chǔ)單元電路按字結(jié)構(gòu)或位結(jié)構(gòu)的方式排列成矩陣。 字結(jié)構(gòu)方式字結(jié)構(gòu)方式讀讀/ /寫一個(gè)字節(jié)的寫一個(gè)字節(jié)的8 8位制作在一塊芯片上，若選位制作在一塊芯片上，若選中則中則8 8位信息從一個(gè)芯片中同時(shí)讀出，但芯片封裝時(shí)引線位信息從一個(gè)芯

12、片中同時(shí)讀出，但芯片封裝時(shí)引線較多。例如較多。例如1K1K的存儲(chǔ)器芯片由的存儲(chǔ)器芯片由1281288 8組成，訪問(wèn)它要組成，訪問(wèn)它要7 7根根地址線和地址線和8 8根數(shù)據(jù)線。根數(shù)據(jù)線。 位結(jié)構(gòu)位結(jié)構(gòu)是一個(gè)芯片內(nèi)的基本單元做不同字的同一位。例如是一個(gè)芯片內(nèi)的基本單元做不同字的同一位。例如1K1K的存儲(chǔ)器芯片由的存儲(chǔ)器芯片由102410241 1組成，訪問(wèn)它要組成，訪問(wèn)它要1010根地址線和根地址線和1 1根數(shù)據(jù)線。優(yōu)點(diǎn)是芯片封裝時(shí)引線較少。根數(shù)據(jù)線。優(yōu)點(diǎn)是芯片封裝時(shí)引線較少。v 地址譯碼器地址譯碼器 CPUCPU讀讀/ /寫一個(gè)存儲(chǔ)單元時(shí)，要先將地址送到地址總線，高寫一個(gè)存儲(chǔ)單元時(shí)，要先將地址送

13、到地址總線，高位地址經(jīng)譯碼后產(chǎn)生片選信號(hào)選中芯片，低位地址送到存位地址經(jīng)譯碼后產(chǎn)生片選信號(hào)選中芯片，低位地址送到存儲(chǔ)器。由地址譯碼器譯碼選中所需要的片內(nèi)存儲(chǔ)單元，最儲(chǔ)器。由地址譯碼器譯碼選中所需要的片內(nèi)存儲(chǔ)單元，最后在讀后在讀/ /寫信號(hào)的控制下將存儲(chǔ)單元內(nèi)容讀出或?qū)懭?。寫信?hào)的控制下將存儲(chǔ)單元內(nèi)容讀出或?qū)懭?。v 控制邏輯與三態(tài)數(shù)據(jù)緩沖器控制邏輯與三態(tài)數(shù)據(jù)緩沖器 存儲(chǔ)器讀存儲(chǔ)器讀/ /寫操作由寫操作由CPUCPU控制，控制，CPUCPU送出的高位地址經(jīng)譯碼送出的高位地址經(jīng)譯碼后，送到邏輯控制器的后，送到邏輯控制器的CSCS端。信號(hào)端。信號(hào)CSCS為片選信號(hào)，為片選信號(hào)，CSCS有效，有效，存儲(chǔ)

14、器芯片選中，允許對(duì)其進(jìn)行讀存儲(chǔ)器芯片選中，允許對(duì)其進(jìn)行讀/ /寫操作，當(dāng)讀寫控制寫操作，當(dāng)讀寫控制信號(hào)信號(hào)RDRD、WRWR送到存儲(chǔ)器芯片的送到存儲(chǔ)器芯片的R/WR/W端時(shí)，存儲(chǔ)器中的數(shù)據(jù)端時(shí)，存儲(chǔ)器中的數(shù)據(jù)經(jīng)三態(tài)數(shù)據(jù)緩沖器送到數(shù)據(jù)總線上或?qū)?shù)據(jù)寫入存儲(chǔ)器。經(jīng)三態(tài)數(shù)據(jù)緩沖器送到數(shù)據(jù)總線上或?qū)?shù)據(jù)寫入存儲(chǔ)器。CSCSCS2 2靜態(tài)靜態(tài)RAMRAM芯片介紹芯片介紹 常見(jiàn)的常見(jiàn)的SRAMSRAM芯片有芯片有21142114、21422142（1K1K4 4），），61166116（2K2K8 8），）， 62646264（8K8K8 8）等等. . 以以Intel2114Intel2114為例，其容

15、量為為例，其容量為1K1K4 4位，存儲(chǔ)時(shí)間最大為位，存儲(chǔ)時(shí)間最大為450ns450ns。 引腳功能引腳功能5.3.2 5.3.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器 1 1動(dòng)態(tài)動(dòng)態(tài)RAMRAM組成組成 動(dòng)態(tài)動(dòng)態(tài)RAMRAM的存儲(chǔ)元件一般由單只或三只的存儲(chǔ)元件一般由單只或三只MOSMOS管組成，依靠管組成，依靠MOSMOS管柵極電容的電荷記憶信息。為了不丟失信息，須在電容管柵極電容的電荷記憶信息。為了不丟失信息，須在電容放電丟失電荷信息之前，把數(shù)據(jù)讀出來(lái)再寫進(jìn)去，相當(dāng)于再放電丟失電荷信息之前，把數(shù)據(jù)讀出來(lái)再寫進(jìn)去，相當(dāng)于再次給電容充電以維持所記憶信息，這就是所謂的次給電容充電以維持所記憶信息，這就是

16、所謂的“刷新刷新”。動(dòng)態(tài)動(dòng)態(tài)RAMRAM集成度高，功耗低，但需增加刷新電路，因此適于構(gòu)集成度高，功耗低，但需增加刷新電路，因此適于構(gòu)成大容量的存儲(chǔ)器系統(tǒng)。成大容量的存儲(chǔ)器系統(tǒng)。 最簡(jiǎn)單的最簡(jiǎn)單的DRAMDRAM基本存儲(chǔ)元電路由一個(gè)基本存儲(chǔ)元電路由一個(gè)MOSMOS管管T T1 1和一個(gè)電容和一個(gè)電容C C組成。組成。 2 2DRAMDRAM的刷新的刷新 動(dòng)態(tài)動(dòng)態(tài)RAMRAM都是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，由都是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，由于于MOSMOS管輸入阻抗很高，存儲(chǔ)的信息可以保存一段時(shí)間，但時(shí)管輸入阻抗很高，存儲(chǔ)的信息可以保存一段時(shí)間，但時(shí)間較長(zhǎng)時(shí)電容會(huì)逐漸放電使信息丟

17、失，所以間較長(zhǎng)時(shí)電容會(huì)逐漸放電使信息丟失，所以DRAMDRAM需要在預(yù)定需要在預(yù)定的時(shí)間內(nèi)不斷進(jìn)行刷新。所謂的時(shí)間內(nèi)不斷進(jìn)行刷新。所謂刷新刷新，就是把寫入到存儲(chǔ)單元，就是把寫入到存儲(chǔ)單元的數(shù)據(jù)讀出，經(jīng)過(guò)刷新放大器放大之后再寫入以保存電荷上的數(shù)據(jù)讀出，經(jīng)過(guò)刷新放大器放大之后再寫入以保存電荷上的信息。兩次的信息。兩次刷新的時(shí)間間隔與溫度有關(guān)刷新的時(shí)間間隔與溫度有關(guān)，在，在055055范圍內(nèi)范圍內(nèi)為為1ms3ms1ms3ms，典型的刷新時(shí)間間隔為典型的刷新時(shí)間間隔為2ms2ms。雖然每進(jìn)行一次讀。雖然每進(jìn)行一次讀寫操作，實(shí)際上也進(jìn)行了刷新，但讀寫操作，實(shí)際上也進(jìn)行了刷新，但讀/ /寫操作是隨機(jī)的，不

18、能寫操作是隨機(jī)的，不能保證內(nèi)存中所有的保證內(nèi)存中所有的RAMRAM單元在單元在2ms2ms中可由讀中可由讀/ /寫操作來(lái)刷新，因?qū)懖僮鱽?lái)刷新，因此要安排存儲(chǔ)器刷新周期及刷新控制電路來(lái)系統(tǒng)地完成對(duì)動(dòng)此要安排存儲(chǔ)器刷新周期及刷新控制電路來(lái)系統(tǒng)地完成對(duì)動(dòng)態(tài)態(tài)RAMRAM的刷新。的刷新。 常用的常用的DRAMDRAM芯片種類很多，有芯片種類很多，有Intel 2116Intel 2116（16K16K1 1）、）、21642164（64K64K1 1）等。等。 以以Intel 2164Intel 2164為例，容量為為例，容量為64K64K1 1，它的內(nèi)部有，它的內(nèi)部有4 4個(gè)個(gè)12812812812

19、8基本存儲(chǔ)電路矩陣基本存儲(chǔ)電路矩陣 引腳功能引腳功能5.4 5.4 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器 5.4.1 Cache 5.4.1 Cache的發(fā)展的發(fā)展 CPUCPU速度的提升非常快，現(xiàn)已比主存使用的動(dòng)態(tài)速度的提升非?？欤F(xiàn)已比主存使用的動(dòng)態(tài)RAMRAM快數(shù)快數(shù)倍乃至一個(gè)數(shù)量級(jí)以上，這就導(dǎo)致了兩者速度的不匹配。而倍乃至一個(gè)數(shù)量級(jí)以上，這就導(dǎo)致了兩者速度的不匹配。而計(jì)算機(jī)從內(nèi)存中取指和取數(shù)是最主要的操作，計(jì)算機(jī)從內(nèi)存中取指和取數(shù)是最主要的操作，慢速的存儲(chǔ)器慢速的存儲(chǔ)器嚴(yán)重限制了高速嚴(yán)重限制了高速CPUCPU的性能的性能，影響了計(jì)算的運(yùn)行速度并限制了，影響了計(jì)算的運(yùn)行速度并限制了計(jì)算機(jī)性能的進(jìn)

20、一步發(fā)展和提高；另一方面，由于速度與處計(jì)算機(jī)性能的進(jìn)一步發(fā)展和提高；另一方面，由于速度與處理器同一數(shù)量級(jí)的理器同一數(shù)量級(jí)的高速存儲(chǔ)器件的價(jià)格又十分昂貴，不可能高速存儲(chǔ)器件的價(jià)格又十分昂貴，不可能大規(guī)模的使用大規(guī)模的使用，于是出現(xiàn)了，于是出現(xiàn)了CacheCache這一速度與價(jià)格的折衷產(chǎn)物。這一速度與價(jià)格的折衷產(chǎn)物。5.4.2 Cache5.4.2 Cache的工作原理的工作原理 在在主存主存-Cache-Cache存儲(chǔ)體系存儲(chǔ)體系中，所有的程序和數(shù)據(jù)都在主存中，所有的程序和數(shù)據(jù)都在主存中，中，CacheCache存儲(chǔ)器只是存放貯存中的一部分程序塊和數(shù)據(jù)塊的存儲(chǔ)器只是存放貯存中的一部分程序塊和數(shù)據(jù)

21、塊的副本，這是一種以塊為單位的存儲(chǔ)方式。副本，這是一種以塊為單位的存儲(chǔ)方式。CacheCache中的程序塊和中的程序塊和數(shù)據(jù)塊會(huì)使數(shù)據(jù)塊會(huì)使CPUCPU要訪問(wèn)的內(nèi)容在大多數(shù)情況下已經(jīng)在要訪問(wèn)的內(nèi)容在大多數(shù)情況下已經(jīng)在CacheCache存存儲(chǔ)器中，儲(chǔ)器中，CPUCPU的讀寫操作主要在的讀寫操作主要在CPUCPU和和CacheCache之間進(jìn)行。之間進(jìn)行。 Cache Cache 存儲(chǔ)系統(tǒng)基本結(jié)構(gòu)圖存儲(chǔ)系統(tǒng)基本結(jié)構(gòu)圖 當(dāng)當(dāng)CPUCPU訪問(wèn)主存儲(chǔ)器時(shí)，送出訪問(wèn)主存單元的地址，由地訪問(wèn)主存儲(chǔ)器時(shí)，送出訪問(wèn)主存單元的地址，由地址總線傳送到址總線傳送到CacheCache控制器中的主存地址寄存器控制器中

22、的主存地址寄存器MARMAR，主存，主存- -CacheCache地址轉(zhuǎn)換機(jī)構(gòu)從地址轉(zhuǎn)換機(jī)構(gòu)從MARMAR獲取地址并判斷該單元內(nèi)容已在獲取地址并判斷該單元內(nèi)容已在CacheCache中存有副本，如果副本已經(jīng)在中存有副本，如果副本已經(jīng)在CacheCache中，即命中，立即把中，即命中，立即把訪問(wèn)地址變換成它在訪問(wèn)地址變換成它在CacheCache中的地址，然后訪問(wèn)中的地址，然后訪問(wèn)CacheCache存儲(chǔ)器，存儲(chǔ)器，如果如果CPUCPU訪問(wèn)的內(nèi)容根本不在訪問(wèn)的內(nèi)容根本不在CacheCache中，即不命中，中，即不命中，CPUCPU轉(zhuǎn)去直轉(zhuǎn)去直接訪問(wèn)主存，并將包含該存儲(chǔ)單元的一塊信息裝入接訪問(wèn)主存

23、，并將包含該存儲(chǔ)單元的一塊信息裝入CacheCache。若。若CacheCache存儲(chǔ)器已被裝滿，則需在替換控制部件的控制下，根據(jù)存儲(chǔ)器已被裝滿，則需在替換控制部件的控制下，根據(jù)某種替換算法，用此塊信息替換掉某種替換算法，用此塊信息替換掉CacheCache中原來(lái)的某塊信息。中原來(lái)的某塊信息。5.4.3 5.4.3 地址映象地址映象 v 全相聯(lián)：全相聯(lián)：主存中的每一個(gè)字塊可映象到主存中的每一個(gè)字塊可映象到CacheCache任何一個(gè)字任何一個(gè)字塊的位置上。塊的位置上。v 直接映象直接映象：每個(gè)主存地址映象到：每個(gè)主存地址映象到CacheCache中的一個(gè)指定地址中的一個(gè)指定地址。 v 組相聯(lián)映

24、象組相聯(lián)映象：是全相聯(lián)映象和直接映象的一種折衷方案。：是全相聯(lián)映象和直接映象的一種折衷方案。它將存儲(chǔ)空間分成若干組，各組之間是直接映象，而組內(nèi)它將存儲(chǔ)空間分成若干組，各組之間是直接映象，而組內(nèi)各塊之間則是全相聯(lián)的映象。各塊之間則是全相聯(lián)的映象。 5.4.4 5.4.4 替換策略替換策略 常用的替換策略有兩種：常用的替換策略有兩種： 先進(jìn)先出先進(jìn)先出 FIFOFIFO策略總是把最先調(diào)入策略總是把最先調(diào)入CacheCache的字塊替換出去。它不需的字塊替換出去。它不需要隨時(shí)記錄各個(gè)字塊的使用情況，實(shí)現(xiàn)容易。缺點(diǎn)是經(jīng)常要隨時(shí)記錄各個(gè)字塊的使用情況，實(shí)現(xiàn)容易。缺點(diǎn)是經(jīng)常使用的塊也可能由于它是最早的塊而

25、被替換掉。使用的塊也可能由于它是最早的塊而被替換掉。 近期最少使用近期最少使用 LRULRU策略是把當(dāng)前策略是把當(dāng)前CacheCache中一段時(shí)間最少使用的那塊字塊替中一段時(shí)間最少使用的那塊字塊替換出去。這種替換算法需不斷記錄換出去。這種替換算法需不斷記錄CacheCache中各個(gè)字塊的使中各個(gè)字塊的使用情況，以便確定哪個(gè)字塊是最少被使用的字塊。用情況，以便確定哪個(gè)字塊是最少被使用的字塊。LRULRU替替換策略的平均命中率比換策略的平均命中率比FIFOFIFO要高，并且當(dāng)分組容量加大時(shí)，要高，并且當(dāng)分組容量加大時(shí)，能提高能提高LRULRU替換策略的命中率。替換策略的命中率。5.5 5.5 虛擬

26、存儲(chǔ)器及其管理技術(shù)虛擬存儲(chǔ)器及其管理技術(shù)5.5.1 5.5.1 虛擬存儲(chǔ)器虛擬存儲(chǔ)器 虛擬存儲(chǔ)器的基本思想是通過(guò)某種策略把輔存中的虛擬存儲(chǔ)器的基本思想是通過(guò)某種策略把輔存中的內(nèi)容一塊一塊地調(diào)入主存，以給用戶提供一個(gè)比實(shí)際主存內(nèi)容一塊一塊地調(diào)入主存，以給用戶提供一個(gè)比實(shí)際主存容量大得多的地址空間。通常把訪問(wèn)虛擬空間的指令地址容量大得多的地址空間。通常把訪問(wèn)虛擬空間的指令地址碼稱為碼稱為虛擬地址虛擬地址或或邏輯地址邏輯地址，把實(shí)際主存的地址稱為，把實(shí)際主存的地址稱為物理物理地址地址或或?qū)嵉刂?。?shí)地址。v 頁(yè)式虛擬存儲(chǔ)器頁(yè)式虛擬存儲(chǔ)器 將虛擬存儲(chǔ)器與主存儲(chǔ)器空間都劃分成若干大小相同的頁(yè)，將虛擬存儲(chǔ)器

27、與主存儲(chǔ)器空間都劃分成若干大小相同的頁(yè)，虛擬存儲(chǔ)器中的頁(yè)稱為虛擬存儲(chǔ)器中的頁(yè)稱為虛頁(yè)虛頁(yè)，主存儲(chǔ)器中的頁(yè)稱為，主存儲(chǔ)器中的頁(yè)稱為實(shí)頁(yè)實(shí)頁(yè)，每，每頁(yè)大小固定。頁(yè)大小固定。 頁(yè)式虛擬存儲(chǔ)器時(shí)的虛、實(shí)地址轉(zhuǎn)換過(guò)程如下所示：頁(yè)式虛擬存儲(chǔ)器時(shí)的虛、實(shí)地址轉(zhuǎn)換過(guò)程如下所示： 缺頁(yè)中斷處理方法：以中斷方式將所需頁(yè)內(nèi)容調(diào)入主存。如果主存空間已滿，則需在中斷處理程序中執(zhí)行替換算法，將可替換的主存頁(yè)內(nèi)容寫入輔存，再將所需頁(yè)調(diào)入主存； 頁(yè)式虛擬存儲(chǔ)器的優(yōu)點(diǎn)：主存儲(chǔ)器的利用率高，頁(yè)表設(shè)置相對(duì)簡(jiǎn)單，虛地址實(shí)地址的轉(zhuǎn)化非常快。 頁(yè)式虛擬存儲(chǔ)器的缺點(diǎn)：頁(yè)面往往不能完全利用，從而產(chǎn)生一些碎片，并且造成一個(gè)程序段跨越幾頁(yè)或一頁(yè)

28、中有幾個(gè)程序段的現(xiàn)象，降低查詢的效率。v 段式虛擬存儲(chǔ)器段式虛擬存儲(chǔ)器 段式虛擬存儲(chǔ)器以程序的邏輯結(jié)構(gòu)所自然形成的段作為主段式虛擬存儲(chǔ)器以程序的邏輯結(jié)構(gòu)所自然形成的段作為主存分配的單位來(lái)進(jìn)行存儲(chǔ)器管理，其中每個(gè)段的長(zhǎng)度可以存分配的單位來(lái)進(jìn)行存儲(chǔ)器管理，其中每個(gè)段的長(zhǎng)度可以不同。每個(gè)程序都有一個(gè)段表，存放程序段裝入主存的狀不同。每個(gè)程序都有一個(gè)段表，存放程序段裝入主存的狀態(tài)信息，程序執(zhí)行時(shí)，要先根據(jù)段表確定所訪問(wèn)的虛段是態(tài)信息，程序執(zhí)行時(shí)，要先根據(jù)段表確定所訪問(wèn)的虛段是否已在主存中。如果已在主存中，則進(jìn)行虛實(shí)轉(zhuǎn)換確定其否已在主存中。如果已在主存中，則進(jìn)行虛實(shí)轉(zhuǎn)換確定其在主存中的位置，如果不在，則

29、要先將其調(diào)入主存。在主存中的位置，如果不在，則要先將其調(diào)入主存。 段式虛擬存儲(chǔ)器使各段之間相對(duì)獨(dú)立，互不干擾。程序按段式虛擬存儲(chǔ)器使各段之間相對(duì)獨(dú)立，互不干擾。程序按邏輯功能分段，便于程序段公用和按段調(diào)用，可提高命中邏輯功能分段，便于程序段公用和按段調(diào)用，可提高命中率。但由于段長(zhǎng)不等，虛段調(diào)往主存時(shí)，主存分配困難。率。但由于段長(zhǎng)不等，虛段調(diào)往主存時(shí)，主存分配困難。v 段頁(yè)式虛擬存儲(chǔ)器段頁(yè)式虛擬存儲(chǔ)器 段頁(yè)式存儲(chǔ)器綜合了段式虛擬存儲(chǔ)器和頁(yè)式虛擬存儲(chǔ)器的段頁(yè)式存儲(chǔ)器綜合了段式虛擬存儲(chǔ)器和頁(yè)式虛擬存儲(chǔ)器的優(yōu)點(diǎn)。將存儲(chǔ)空間按程序的邏輯模塊化分成段，每段又分優(yōu)點(diǎn)。將存儲(chǔ)空間按程序的邏輯模塊化分成段，每段

30、又分成若干個(gè)頁(yè)，頁(yè)面大小與實(shí)存頁(yè)相同，虛擬存儲(chǔ)器和實(shí)存成若干個(gè)頁(yè)，頁(yè)面大小與實(shí)存頁(yè)相同，虛擬存儲(chǔ)器和實(shí)存儲(chǔ)器之間的信息調(diào)度以頁(yè)為基本傳送單元。每個(gè)程序有一儲(chǔ)器之間的信息調(diào)度以頁(yè)為基本傳送單元。每個(gè)程序有一張段表，每段對(duì)應(yīng)一個(gè)頁(yè)表，張段表，每段對(duì)應(yīng)一個(gè)頁(yè)表，CPUCPU訪問(wèn)時(shí)，段表指示每段訪問(wèn)時(shí)，段表指示每段對(duì)應(yīng)的頁(yè)表地址，每一段的頁(yè)表確定所在實(shí)存空間的位置，對(duì)應(yīng)的頁(yè)表地址，每一段的頁(yè)表確定所在實(shí)存空間的位置，最后與頁(yè)表內(nèi)地址拼接確定最后與頁(yè)表內(nèi)地址拼接確定CPUCPU要訪問(wèn)的單元實(shí)地址。要訪問(wèn)的單元實(shí)地址。5.6 5.6 存儲(chǔ)器地址譯碼方式及譯碼電路的設(shè)計(jì)存儲(chǔ)器地址譯碼方式及譯碼電路的設(shè)計(jì) v

31、 存儲(chǔ)器的地址譯碼存儲(chǔ)器的地址譯碼包括兩方面內(nèi)容：一是高位地址線譯碼，包括兩方面內(nèi)容：一是高位地址線譯碼，用以選擇存儲(chǔ)芯片；二是低位地址線連接，用以通過(guò)片內(nèi)用以選擇存儲(chǔ)芯片；二是低位地址線連接，用以通過(guò)片內(nèi)地址譯碼器選擇存儲(chǔ)單元。地址譯碼器選擇存儲(chǔ)單元。v 常見(jiàn)的常見(jiàn)的片選控制信號(hào)的譯碼方法片選控制信號(hào)的譯碼方法有全譯碼法、部分譯碼法有全譯碼法、部分譯碼法和線選法等。常用的譯碼設(shè)備有門電路全譯碼電路和譯碼和線選法等。常用的譯碼設(shè)備有門電路全譯碼電路和譯碼器譯碼電路兩種。器譯碼電路兩種。5.6.1 5.6.1 存儲(chǔ)器譯碼電路的設(shè)計(jì)存儲(chǔ)器譯碼電路的設(shè)計(jì)門電路全譯碼電路門電路全譯碼電路 芯片芯片27

32、642764（8K8K8 8位）位）在高位地在高位地A A1919AA1313= =00110010011001被選中被選中時(shí)，其地址范圍為時(shí)，其地址范圍為32000H33FFFH32000H33FFFH。2. 2. 譯碼器譯碼電路譯碼器譯碼電路 用用74LS13874LS138譯碼器譯碼。高位地址譯碼器譯碼。高位地址A A1919AA1313= =00110010011001時(shí)被選時(shí)被選中時(shí)，其地址范圍是中時(shí)，其地址范圍是32000H33FFFH32000H33FFFH。5.6.2 5.6.2 存儲(chǔ)器地址譯碼方式存儲(chǔ)器地址譯碼方式 1.1.全譯碼法：全譯碼法：指將地址總線中除片內(nèi)地址以外的全

33、部高位地址指將地址總線中除片內(nèi)地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。接到譯碼器的輸入端參與譯碼。 例例5-15-1 設(shè)設(shè)CPUCPU尋址空間為尋址空間為64KB64KB（地址總線為（地址總線為1616位），存儲(chǔ)器位），存儲(chǔ)器由由8 8片片8K8K8 8的芯片組成。則其全譯碼地址選擇方式連線的芯片組成。則其全譯碼地址選擇方式連線圖圖5-5-1919如圖所示。如圖所示。 v 則這則這8 8片芯片所占的地址空間分別為：片芯片所占的地址空間分別為： 第一組：地址范圍為第一組：地址范圍為0000H1FFFH0000H1FFFH 第二組：地址范圍為第二組：地址范圍為2000H3FFFH2000

34、H3FFFH 第三組：地址范圍為第三組：地址范圍為4000H5FFFH4000H5FFFH 第四組：地址范圍為第四組：地址范圍為6000H7FFFH6000H7FFFH 第五組：地址范圍為第五組：地址范圍為8000H9FFFH8000H9FFFH 第六組：地址范圍為第六組：地址范圍為A000HBFFFHA000HBFFFH 第七組：地址范圍為第七組：地址范圍為C000HDFFFHC000HDFFFH 第八組：地址范圍為第八組：地址范圍為E000HFFFFHE000HFFFFHv 采用采用全譯碼法全譯碼法。每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在。每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復(fù)雜，連線也較多。地址重疊，但譯碼電路較復(fù)雜，連線也較多。 2.2.部分譯碼法：部分譯碼法：是將高位地址線中的一部分（非全部）進(jìn)是將高位地址線中的一部分（非全部）進(jìn)行譯碼，產(chǎn)生片選信號(hào)。該方法常用于不需要全部地址空行譯碼，產(chǎn)生片選信號(hào)。該方法常用于不需要全部地址空間的尋址能力。間的尋址能力。例例5-25-2 設(shè)設(shè)CPUCPU地址總線為地址總線