計(jì)算機(jī)組成原理期末復(fù)習(xí)(初稿)

1、寫在之前：主要是個(gè)人根據(jù)老師說的考點(diǎn)進(jìn)行總結(jié)，僅作參考使用，如果有啥問題，本人概不負(fù)責(zé)啊。第一章 計(jì)算機(jī)系統(tǒng)概論1.計(jì)算機(jī)的硬件組成五大要素：運(yùn)算器，存儲(chǔ)器，控制器，適配器，輸入輸出設(shè)備運(yùn)算器：邏輯元素和算術(shù)運(yùn)算操作。存儲(chǔ)器：存儲(chǔ)在運(yùn)算前所需要參加運(yùn)算的數(shù)據(jù)和解題步驟?？刂破鳎簭膬?nèi)存中取出解題步驟加以分析，然后執(zhí)行某種操作。（跟指令相關(guān)）適配器：相當(dāng)于轉(zhuǎn)換器，保證外圍設(shè)備用計(jì)算機(jī)系統(tǒng)特性所要求的形式發(fā)送或接收信息。第二章 運(yùn)算方法和運(yùn)算器1.原碼：一種計(jì)算機(jī)中對數(shù)字的二進(jìn)制定點(diǎn)表示方法。原碼表示法在數(shù)值前面增加了一位符號位（即最高位為符號位）：正數(shù)該位為0，負(fù)數(shù)該位為1（0有兩種表示：+0和-

2、0），其余位表示數(shù)值的大小。2.反碼：正數(shù)的反碼與其原碼相同；負(fù)數(shù)的反碼是對其原碼逐位取反，但符號位除外。3.補(bǔ)碼：正數(shù)：正數(shù)的補(bǔ)碼和原碼相同。負(fù)數(shù)：負(fù)數(shù)的補(bǔ)碼則是符號位為“1”。并且，這個(gè)“1”既是符號位，也是數(shù)值位。數(shù)值部分按位取反后再在末位（最低位）加1。也就是“反碼+1”。例子：求-5的補(bǔ)碼。-5對應(yīng)正數(shù)5（00000101）所有位取反（11111010）加1(11111011)所以-5的補(bǔ)碼是11111011。（注1：數(shù)0的補(bǔ)碼表示是唯一的。即：+0補(bǔ)=+0反=+0原=00000000 -0補(bǔ)=11111111+1=00000000）（注2：未說明范圍的一般為考補(bǔ)碼）綜合舉例：x=+

3、122，y=-122x=+1111010 y=-1111010x原=01111010，x反=01111010，x補(bǔ)=01111010y原=11111010，y反=10000101，x補(bǔ)=100001104.移碼：補(bǔ)碼的符號為取反，范圍與補(bǔ)碼相同。5. 補(bǔ)碼運(yùn)算中,常用檢查溢出的方法：1）用Xf和Yf表示被加數(shù)和加數(shù)補(bǔ)碼的符號位,Zf為補(bǔ)碼和的符號位.當(dāng)出現(xiàn)Xf = Yf= 0兩數(shù)同為正,而Zf為負(fù),即Zf=1時(shí),有上溢.當(dāng)出現(xiàn)Xf =Yf = 1兩數(shù)同為負(fù),而Zf為正,即Zf= 0時(shí),有下溢.2）當(dāng)數(shù)值最高位有進(jìn)位位C1=1,符號位沒有進(jìn)位C0=0時(shí),或當(dāng)數(shù)值最高位沒有進(jìn)位位C1=0,符號位有

4、進(jìn)位C0=1時(shí),結(jié)果有溢出.3）用變形補(bǔ)碼進(jìn)行雙符號位運(yùn)算.在變形補(bǔ)碼中,正數(shù)符號以"00"表示,負(fù)數(shù)的符號以"11"表示.一般稱左邊的符號位為第一符號位,右邊的符號位為第二符號位.若運(yùn)算結(jié)果的符號位為"01",則表明有正溢出產(chǎn)生.若運(yùn)算結(jié)果的符號"10",則表明有負(fù)溢出產(chǎn)生.6.舍入處理：主要記住0舍1入，具體P53.7.對階：P548加減交替法：P42第三章 多層次的存儲(chǔ)器1存儲(chǔ)器的分類：RAM(Random Access Memory，隨機(jī)存取存儲(chǔ)器)RAM的特點(diǎn)是：電腦開機(jī)時(shí)，操作系統(tǒng)和應(yīng)用程序的所有正在運(yùn)

5、行的數(shù)據(jù)和程序都會(huì)放置其中，并且隨時(shí)可以對存放在里面的數(shù)據(jù)進(jìn)行修改和存取。它的工作需要由持續(xù)的電力提供，一旦系統(tǒng)斷電，存放在里面的所有數(shù)據(jù)和程序都會(huì)自動(dòng)清空掉，并且再也無法恢復(fù)。ROM(READ Only Memory，只讀存儲(chǔ)器)ROM是線路最簡單半導(dǎo)體電路，通過掩模工藝，一次性制造，在元件正常工作的情況下，其中的代碼與數(shù)據(jù)將永久保存，并且不能夠進(jìn)行修改。一般應(yīng)用于PC系統(tǒng)的程序碼、主機(jī)板上的 BIOS (基本輸入/輸出系統(tǒng)Basic Input/Output System)等。它的讀取速度比RAM慢很多。2字?jǐn)U展，位擴(kuò)展：公式都為d=設(shè)計(jì)要求的存儲(chǔ)器容量/已知芯片存儲(chǔ)容量。區(qū)別：字?jǐn)U展數(shù)據(jù)

6、線共用，要加地址線。位擴(kuò)展數(shù)據(jù)線各用一部分，不用加地址線。舉例：1）某計(jì)算機(jī)字長32位，存儲(chǔ)容量8MB。按字編址，其尋址范圍為(02M-1) 計(jì)算步驟：8MB字節(jié)=8*1024*1024*8位。所以8MB/32位=2M.2）某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是（0-2M-1）計(jì)算步驟：若按半字就是16位了 4MB=4*1024*1024*8位，所以4MB/16 = 2M；3）字長為32位.存儲(chǔ)器容量為64KB.按字編址的尋址范圍是多少計(jì)算步驟：64K字節(jié)=6410248位. 所以64KB/32位=(6410248)/32=161024=16K 故尋址范圍為: 0

7、-16K-14）某機(jī)字長32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是什么？解釋：容量1M=2*1024*1024 位 一個(gè)字長是32 位所以，尋址范圍是二者相除=256K5）對于存儲(chǔ)器的容量擴(kuò)展，有位擴(kuò)展，字?jǐn)U展，字位擴(kuò)展三種形式。對于字位擴(kuò)展，一個(gè)存儲(chǔ)器的容量為M*N位，若使用L*K位存儲(chǔ)器芯片，那么，這個(gè)存儲(chǔ)器共需(M*N)/(L*K)個(gè)存儲(chǔ)器芯片。下面分析一下字位擴(kuò)展的習(xí)題： 設(shè)有一個(gè)具有14位地址和8位字長的存儲(chǔ)器，問該存儲(chǔ)器容量有多大？如果存儲(chǔ)器由 1K*1靜態(tài)存儲(chǔ)器組成，需多少芯片？多少位地址作芯片選擇？分析：位擴(kuò)展指的是用多個(gè)存儲(chǔ)器對字長進(jìn)行擴(kuò)充。本題中所用的存儲(chǔ)器芯片字長

8、是1位，要擴(kuò)展到8位，就得用8片。原題中說， “存儲(chǔ)器由 1K*1靜態(tài)存儲(chǔ)器組成”，其中，1K指的是存儲(chǔ)單元個(gè)數(shù)，它決定地址的位數(shù)，因?yàn)?的10次方是1K，所以它用10根地址線，4位地址線用來作芯片選擇。字?jǐn)U展指的是增加存儲(chǔ)器中字的數(shù)量。解：該存儲(chǔ)器的地址線有14位,它的可尋址范圍是:214=24*210=16K,因?yàn)樗?位字長,所以可存儲(chǔ)16K個(gè)字節(jié)的信息,即16K*8位；所需芯片總數(shù)為(16K*8)/(1K*1)=16*8=128個(gè)芯片; 芯片選擇線為1410=4。3.Cache：1）cache的作用：解決CPU和主存之間速度的不匹配。2）3）映射方式：1.全相聯(lián)映射：主存中任一塊都可以

9、映射到Cache中任一塊的方式，主存中任一塊都可以映射到Cache中任一塊的方式。圖解：P93優(yōu)點(diǎn)：靈活性和命中率高。缺點(diǎn)：比較器電路難與設(shè)計(jì)和實(shí)現(xiàn)。適合小容量cache使用。2.直接映射：直接相聯(lián)映射方式是指主存的某塊j只能映射到滿足如下特定關(guān)系的Cache塊i中： ij mod m（行號i，主存塊號j，cache中的總行數(shù)m） 圖解：P94優(yōu)點(diǎn)：硬件簡單，成本低。缺點(diǎn)：每個(gè)主存塊只有一個(gè)固定的行位置存放。適合于大容量cache使用。3.組相聯(lián)映射：適度地兼顧了二者的優(yōu)點(diǎn)又盡量避免二者的缺點(diǎn)，因此被普遍采用。這種方式將cache分成u組，每組v行。主存塊存放到哪個(gè)組是固定的（直接映射），至于

10、存到該組的哪一行是靈活的（全相聯(lián)映射），函數(shù)關(guān)系為：m=u*v 組號：q=j mod u。圖解：P954.頁式虛擬存儲(chǔ)器：1）地址映射頁式虛擬存儲(chǔ)系統(tǒng)中，虛擬空間分成頁，稱為邏輯頁；主存空間也分成同樣大小的頁，稱為物理頁。虛存地址分為兩個(gè)字段：高字段為邏輯頁號，低字段為頁內(nèi)行地址。實(shí)存地址也分兩個(gè)字段：高字段為物理頁號，低字段為頁內(nèi)行地址。頁表中每一個(gè)虛存邏輯頁號有一個(gè)表目，表目內(nèi)容包含該邏輯頁所在的主存頁面地址(物理頁號),用它作為實(shí)存地址的高字段，與虛存地址的頁內(nèi)行地址字段相拼接，產(chǎn)生完整的實(shí)主存地址，據(jù)此來訪問主存。2）轉(zhuǎn)換后援緩沖器（TLB）為了避免頁表已保存或已調(diào)入主存儲(chǔ)器時(shí)對主存訪

11、問次數(shù)的增多, 把頁表的最活躍部分存放在高速存儲(chǔ)器中組成快表（轉(zhuǎn)換后援緩沖器（TLB）。快表由硬件組成，比頁表小得多，查表時(shí)，由邏輯頁號同時(shí)去查快表和慢表，當(dāng)在快表中有此邏輯頁號時(shí)，就能很快地找到對應(yīng)的物理頁號送入實(shí)主存地址寄存器，從而做到雖采用虛擬存儲(chǔ)器但訪主存速度幾乎沒有下降。3）內(nèi)頁表和外頁表頁表是虛地址到主存物理地址的變換表，通常稱為內(nèi)頁表。與內(nèi)頁表對應(yīng)的還有外頁表，用于虛地址與輔存地址之間的變換。當(dāng)主存缺頁時(shí)，調(diào)頁操作首先要定位輔存，而外頁表的結(jié)構(gòu)與輔存的尋址機(jī)制密切相關(guān)。例如對磁盤而言，輔存地址包括磁盤機(jī)號、磁頭號、磁道號和扇區(qū)號等。外頁表通常放在輔存中，在需要時(shí)可調(diào)入主存。當(dāng)主存

12、不命中時(shí)，由存取管理部件向CPU發(fā)出“缺頁中斷”，進(jìn)行調(diào)頁操作。4）虛擬存儲(chǔ)器、TLB和Cache協(xié)同操作。發(fā)生事件的可能組合：TLB頁表Cache可能發(fā)生嗎？如果可能，發(fā)生的背景是什么命中命中缺失可能，但若TLB命中就不可能再去檢查頁表缺失命中命中TLB缺失，但在頁表中找到表項(xiàng)；重試后在Cache中找到數(shù)據(jù)缺失命中缺失TLB缺失，但在頁表中找到表項(xiàng)；重試后未在Cache中找到數(shù)據(jù)缺失缺失缺失TLB缺失并隨之發(fā)生卻也；重試后必在Cache中找不到數(shù)據(jù)命中缺失缺失不可能；如果頁不在內(nèi)存中，TLB中沒有此變換命中缺失命中不可能；如果頁不在內(nèi)存中，TLB中沒有此變換缺失缺失命中不可能；如果也不在內(nèi)存

13、中，數(shù)據(jù)不允許在Cache中存在5.段頁式虛擬存儲(chǔ)器（基本了解下）：P106107第四章 指令系統(tǒng)1.尋址方式：操作碼OP變址X間址I形式地址A方式算法主要優(yōu)點(diǎn)主要缺點(diǎn)隱含尋址操作數(shù)在專用寄存器無存儲(chǔ)器訪問數(shù)據(jù)范圍有限立即尋址操作數(shù)=A無存儲(chǔ)器訪問操作數(shù)幅值有限直接尋址EA=A簡單地址范圍有限間接尋址EA=(A)大的地址范圍多重存儲(chǔ)器訪問寄存器尋址EA=R無存儲(chǔ)器訪問地址范圍有限寄存器間接尋址EA=(R)大的地址范圍額外存儲(chǔ)器訪問偏移尋址EA=A+(R)靈活復(fù)雜段尋址EA=A+(R)靈活復(fù)雜堆棧尋址EA=棧頂無存儲(chǔ)器訪問應(yīng)用有限EA-有效地址。R-通用寄存器的編號。具體圖解：P125偏移尋址補(bǔ)

14、充：1.相對尋址：隱含引用的專用寄存器是程序計(jì)數(shù)器（PC），即EA=A+(PC)，它是當(dāng)前PC的內(nèi)容加上指令地址字段中A的值。2.基址尋址：被引用的專用寄存器含有一個(gè)存儲(chǔ)器地址，地址字段含有一個(gè)相對于該地址的偏移量。3.變址尋址：地址域引用一個(gè)主存地址，被引用的專用寄存器含有對那個(gè)地址的正偏移量。例題：P129和P137第五章 中央處理器1.英文縮寫的理解：DR：數(shù)據(jù)緩沖寄存器。IR：指令寄存器。PC：程序計(jì)數(shù)器。AR：數(shù)據(jù)地址寄存器。R0R3：通用寄存器。PSW：狀態(tài)字寄存器。2.機(jī)器指令與微指令的關(guān)系：1）一條機(jī)器指令對應(yīng)一個(gè)微程序，這個(gè)微程序是由若干條微指令序列組成的。因此，一條機(jī)器指令

15、的能是由若干條微指令組成的序列來實(shí)現(xiàn)的。簡言之，一條機(jī)器指令所完成的操作劃分成若干條微指令來完成，由微指令進(jìn)行解釋和執(zhí)行。2）從指令與微指令，程序與微程序，地址域微地址的一一對應(yīng)關(guān)系來看，前者與內(nèi)存存儲(chǔ)器有關(guān)，后者與控制存儲(chǔ)器有關(guān)。3）P150的圖5.14就是五條典型指令的指令周期的微程序流程圖，每一個(gè)CPU周期就對應(yīng)一條微指令。3.硬布線控制器的思想：硬布線控制器是將控制部件做成產(chǎn)生專門固定時(shí)序控制信號的邏輯電路，產(chǎn)生各種控制信號，因而又稱為組合邏輯控制器。這種邏輯電路以使用最少元件和取得最高操作速度為設(shè)計(jì)目標(biāo)，因?yàn)樵撨壿嬰娐酚砷T電路和觸發(fā)器構(gòu)成的復(fù)雜樹型網(wǎng)絡(luò)，所以稱為硬布線控制器。4.硬布

16、線控制器的原理與步驟： 第六章 總線系統(tǒng)1.總線的分類：計(jì)算機(jī)的總線可以劃分為數(shù)據(jù)總線、地址總線和控制總線，分別用來傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號。2.接口（適配器）的概念：I/O功能模塊通常簡稱為I/O接口，也叫適配器。廣義地講，I/O接口是指CPU、主存和外圍設(shè)備之間通過系統(tǒng)總線進(jìn)行連接的標(biāo)準(zhǔn)化邏輯部件。I/O接口在它動(dòng)態(tài)連接的兩個(gè)部件之間起著“轉(zhuǎn)換器”的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。（I/O接口模塊分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類）3.總線的仲裁：1）集中式仲裁：P194集中式仲裁有三種方式：1、鏈?zhǔn)讲樵兎绞剑?、計(jì)數(shù)器定時(shí)查詢方式；3、獨(dú)立請求方式；特點(diǎn)分別是：1、距離仲裁器最近

17、的設(shè)備優(yōu)先級最高；2、優(yōu)先級均等而且可以用程序改變；3、響應(yīng)時(shí)間快。2）分布式仲裁：P196分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號和仲裁器。當(dāng)它們有總線請求時(shí)，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號與自己的號進(jìn)行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)。第七章 外存與I/O設(shè)備1.硬盤的技術(shù)指標(biāo)：容量：8bit=1Byte、1024Byte=1KByte、1024KByte=1MByte、1024MByte=1GByte、10

18、24GByte=1TByte多數(shù)硬盤廠家按照1GB=1000MB來計(jì)算。平均訪問時(shí)間：平均尋道時(shí)間平均等待時(shí)間平均訪問時(shí)間。轉(zhuǎn)速：轉(zhuǎn)/分鐘（rpm）。主流硬盤為7200rpm。緩存：硬盤和內(nèi)存的臨時(shí)交互存儲(chǔ)區(qū)。主流硬盤為2M和8M。接口類型：IDE接口、SCSI（小型計(jì)算機(jī)接口）和SATA接口SCSI接口硬盤轉(zhuǎn)速和數(shù)據(jù)傳輸率高，系統(tǒng)資源占用少。多用于服務(wù)器硬盤。內(nèi)部傳輸率：硬盤與內(nèi)存進(jìn)行數(shù)據(jù)傳輸?shù)乃俣?。外部傳輸率：硬盤磁頭與緩存進(jìn)行數(shù)據(jù)傳輸?shù)乃俣?。第八?輸入輸出系統(tǒng)1.外圍設(shè)備的速度分級：1.速度極慢或簡單的外圍設(shè)備：如機(jī)械開關(guān)，顯示二極管等。2.慢速或中速的外圍設(shè)備：如鍵盤等。與CPU之間

19、的數(shù)據(jù)交換：異步定時(shí)方式。也叫做應(yīng)答式數(shù)據(jù)交換。3.高速的外圍設(shè)備：由于這類外設(shè)是以相等的時(shí)間間隔操作的，而CPU也是以等間隔的速率執(zhí)行輸入/輸出指令的，因此這種方式叫做同步定時(shí)方式。2.信息交換方式：1.程序查詢方式：程序查詢方式是一種程序直接控制方式,這是主機(jī)與外設(shè)間進(jìn)行信息交換的最簡單的方式,輸入和輸出完全是通過CPU執(zhí)行程序來完成的。這種方式控制簡單，但外設(shè)和主機(jī)不能同時(shí)工作，各外設(shè)之間也不能同時(shí)工作，系統(tǒng)效率很低，因此，僅適用于外設(shè)的數(shù)目不多，對I/O處理的實(shí)時(shí)要求不那么高，CPU的操作任務(wù)比較單一，并不很忙的情況。2.程序中斷方式：中斷是外圍設(shè)備用來“主動(dòng)”通知CPU，準(zhǔn)備送入輸入

20、數(shù)據(jù)或者接收輸出數(shù)據(jù)的一種方法。3.直接內(nèi)存訪問（DMA）方式：一種完全由硬件執(zhí)行I/O交換的工作方式。3.程序中斷方式：1.中斷處理過程流程圖：2.單級中斷：所有的中斷源都屬于同一級，所有的中斷源觸發(fā)器排成一行，其優(yōu)先次序是離CPU近的優(yōu)先權(quán)高。3.多級中斷：計(jì)算機(jī)系統(tǒng)中有相當(dāng)做的中斷源，根據(jù)各中斷事件的輕重緩急程度不同而分成若干級別，每一中斷級分配給一個(gè)優(yōu)先權(quán)。舉例：P247例2例34.DMA方式：1.概念：是一種完全由硬件執(zhí)行I/O交換的工作方式。2.傳送方式類別：停止CPU訪問；周期挪用；DMA與CPU交替訪內(nèi)。1）停止CPU訪問：當(dāng)外圍設(shè)備要求傳送一批數(shù)據(jù)時(shí)，由DMA控制器發(fā)一個(gè)停止

21、信號給CPU，要求CPU放棄對地址總線、數(shù)據(jù)總線和有關(guān)控制總線的使用權(quán)DMA控制器獲得總線控制權(quán)以后，開始進(jìn)行數(shù)據(jù)傳送在一批數(shù)據(jù)傳送完畢后，DMA控制器通知CPU可以使用內(nèi)存，并把總線控制權(quán)交還給CPU圖(a)是這種傳送方式的時(shí)間圖很顯然，在這種DMA傳送過程中，CPU基本處于不工作狀態(tài)或者說保持狀態(tài)優(yōu)點(diǎn): 控制簡單，它適用于數(shù)據(jù)傳輸率很高的設(shè)備進(jìn)行成組傳送。缺點(diǎn): 在DMA控制器訪內(nèi)階段，內(nèi)存的效能沒有充分發(fā)揮，相當(dāng)一部分內(nèi)存工作周期是空閑的。這是因?yàn)椋鈬O(shè)備傳送兩個(gè)數(shù)據(jù)之間的間隔一般總是大于內(nèi)存存儲(chǔ)周期，即使高速I/O設(shè)備也是如此。例如，軟盤讀出一個(gè)8位二進(jìn)制數(shù)大約需要32us，而半導(dǎo)體

22、內(nèi)存的存儲(chǔ)周期小于0.5us，因此許多空閑的存儲(chǔ)周期不能被CPU利用2）周期挪用：當(dāng)I/O設(shè)備沒有DMA請求時(shí)，CPU按程序要求訪問內(nèi)存；一旦I/O設(shè)備有DMA請求，則由I/O設(shè)備挪用一個(gè)或幾個(gè)內(nèi)存周期。這種傳送方式的時(shí)間圖如下圖(b)：I/O設(shè)備要求DMA傳送時(shí)可能遇到兩種情況：(1)此時(shí)CPU不需要訪內(nèi)，如CPU正在執(zhí)行乘法指令。由于乘法指令執(zhí)行時(shí)間較長，此時(shí)I/O訪內(nèi)與CPU訪內(nèi)沒有沖突，即I/O設(shè)備挪用一二個(gè)內(nèi)存周期對CPU執(zhí)行程序沒有任何影響。(2)I/O設(shè)備要求訪內(nèi)時(shí)CPU也要求訪內(nèi)，這就產(chǎn)生了訪內(nèi)沖突，在這種情況下I/O設(shè)備訪內(nèi)優(yōu)先，因?yàn)镮/O訪內(nèi)有時(shí)間要求，前一個(gè)I/O數(shù)據(jù)必須在下一個(gè)訪問請求到來之前存取完畢。顯然，在這種情況下I/O 設(shè)備挪用一二個(gè)內(nèi)存周期，意味著CPU延緩了對指令的執(zhí)行，或者更明確地說，在CP