第五章觸發(fā)器Flip-Flops觸發(fā)器具有記憶功能的基

1、 第五章第五章 觸發(fā)器觸發(fā)器 Flip-Flops 觸發(fā)器：具有記憶功能的基本邏輯單元，能夠存觸發(fā)器：具有記憶功能的基本邏輯單元，能夠存儲儲1位二值信號的基本單元電路。位二值信號的基本單元電路。 具有兩個穩(wěn)定狀態(tài)具有兩個穩(wěn)定狀態(tài)0、1，在觸發(fā)信號作用下，在觸發(fā)信號作用下，可以由輸入信號置成可以由輸入信號置成1、0狀態(tài)。狀態(tài)。5.1 SR鎖存器鎖存器(The S-R Latch) 1、電路結(jié)構(gòu)和工作原理 SD RD QQ* 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11*1*110001SD =0，RD =1時Q*=1，置1信號，與Q無關(guān)。SD

2、=1，RD =0時Q*=0，置0信號，與Q無關(guān)。 置1端set，清0端、復(fù)位端Reset。SD =1，RD =1時Q*= Q。SD =0，RD =0時Q*=1*，不確定。 SD，RD不能同時為0，約束條件SD + RD =1特性表、真值表特性表、真值表（Truth table）邏輯符號Logic symbol01110卡諾圖 簡化真值表 SD RDQ* 0 0 0 1 1 0 1 11*10Q 2、特征方程 3、輸出波形wave forms5.2 電平觸發(fā)的電平觸發(fā)的RS觸發(fā)器觸發(fā)器(The Gated S-R Latch)加同步時鐘信號 時鐘脈沖CP (clock pulse)G1、G2門構(gòu)

3、成基本RS觸發(fā)器G3、G4門式輸入控制電路當(dāng)時鐘CP=0 輸入端S、R被封鎖，SD = RD =1，Q保持不變。當(dāng)時鐘CP=1 輸入端S、R變化引起Q、Q變化。S R QQ*0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10100111*1*真值表 truth table 特征方程 Q* =S+RQ CLK=1約束條件 RS=0 Q* = Q CLK=0 在在S=R=1時，時，CP0，輸出狀態(tài)不確定。，輸出狀態(tài)不確定。SDRDS R Q*0 00 11 01 1Q011* 輸出波形簡化真值表簡化真值表 異步置位端SD、異步復(fù)位端RD，置0、置1不受CLK 、S

4、、R影響，預(yù)置成指定的狀態(tài)。D觸發(fā)器 The Gated D Latch DQ*0101CP=0 Q保持不變CP=1 Q* =D5.3 脈沖觸發(fā)的主從脈沖觸發(fā)的主從RS觸發(fā)器觸發(fā)器 The Master-slave R-S Flip-FlopsG1-G4門從觸發(fā)器， G5G8門主觸發(fā)器，CLK=1，G3、G4封鎖，G7、G8打開，主觸發(fā)器翻轉(zhuǎn)，從觸發(fā)器保持不變。CLK=0，G7、G8封鎖，S、R輸入變化不會引起主觸發(fā)器狀態(tài)變化，G3、G4打開，從觸發(fā)器按照主觸發(fā)器相同狀態(tài)翻轉(zhuǎn)。在CLK，從觸發(fā)器只變化一次。真值表、特性方程、約束條件與鐘控RS觸發(fā)器一樣。CLK=1期間，主觸發(fā)器狀態(tài)隨SR可以改

5、變多次，從觸發(fā)器只在CP下降沿時改變一次。已知CP、S和R的電壓波形，初態(tài)為0，求Q和Q的輸出波形： 5.4主從主從J-K觸發(fā)器觸發(fā)器The Master-slave J-K Flip-Flop將主從R-S觸發(fā)器的Q和Q端交叉反饋到輸入端構(gòu)成主從J-K觸發(fā)器。真值表 truth table J K Q Q*0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001110 特性方程 Q*=JQ+kQ RSJ KQ*0 00 11 01 1Q01QJ K Qn Qn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001110簡

6、化真值表J KQ*0 00 11 01 1Q01Q主從主從J-K觸發(fā)器的一次翻轉(zhuǎn)問題：觸發(fā)器的一次翻轉(zhuǎn)問題： 多輸入端的主從JK觸發(fā)器符號主觸發(fā)器在CLK=1期間隨J、K輸入變化。 從觸發(fā)器的輸出Q、Q反饋到J、K端，由于Q、Q在CLK=1期間不變，所以J、K變化只能引起主觸發(fā)器的一次翻轉(zhuǎn)。101000 011J KQ*0 00 11 01 1Q01Q5.5邊沿觸發(fā)的觸發(fā)器（維持阻塞邊沿觸發(fā)的觸發(fā)器（維持阻塞D觸發(fā)器觸發(fā)器Edge-triggered flip-flop）克服在CLK=1期間觸發(fā)器的多次翻轉(zhuǎn)現(xiàn)象。CLK=0，設(shè)D=0 存入G6、G5門，需2tpd時間；CLK=1 上升沿時刻，1

7、tpd時間 D存入G3、G4門，維持阻塞線反饋，D改變，不影響Q狀態(tài)。CLK=1之前，CP=0要大于設(shè)置時間tset=2tpd保持時間Th=1tpd 設(shè)D=1，存入tset CP01 th保持置1維持線置0維持線，置1阻塞線置0阻塞線波形： 帶異步置位端的帶異步置位端的D觸發(fā)器觸發(fā)器 異步置位端SD、異步復(fù)位端RD。無論時鐘CP是0或1，SD、RD可以強(qiáng)行置位。邊沿觸發(fā)器特點(diǎn)：邊沿觸發(fā)器特點(diǎn)：觸發(fā)器的次態(tài)只取決于的上升沿（下降沿）到達(dá)時的輸入狀態(tài)，其它時間輸入變化對輸出無影響。邊沿觸發(fā)器的觸發(fā)特點(diǎn)在邏輯符號中以CLK處的“”表示。 5.6 觸發(fā)器的邏輯功能及描述方法觸發(fā)器的邏輯功能及描述方法

8、Flip-flop operating characteristics1RS觸發(fā)器觸發(fā)器S R QQn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10100111*1*S R Qn+10 00 11 01 1Qn011* 狀態(tài)轉(zhuǎn)換圖 真值表 truth table簡化真值表特征方程 Q* =S+RQ約束條件 RS=0 2JK觸發(fā)器觸發(fā)器J K Q*0 00 11 01 1Q01Q簡化真值表 J K Q Q*0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001110Q Q* J K1 00 11 01 10 X1 XX

9、1X 0狀態(tài)轉(zhuǎn)換圖特性方程 真值表 truth table激勵表CLK= Q*=JQ+KQ CLK=0 Q*=Q 3T觸發(fā)器觸發(fā)器 T QQ*0 00 11 01 10110 邏輯符號 T=1時 Q*=TQ+TQ=T QQ*=Q構(gòu)成T觸發(fā)器J=K=T狀態(tài)轉(zhuǎn)換圖4D觸發(fā)器觸發(fā)器D QQ*0 00 11 01 10011 Q*=D 狀態(tài)轉(zhuǎn)換圖DTKJSRDTKJSRDTKJSRDTKJSR5.7 小結(jié)小結(jié) 電路結(jié)構(gòu)與邏輯功能電路結(jié)構(gòu)與邏輯功能 1功能分類功能分類 2. 時鐘觸發(fā)方式時鐘觸發(fā)方式基本R-S鎖存器 無時鐘同步觸發(fā)器 電平平頂觸發(fā)，CP=1期間Q隨輸入信號變化， CP=0，Q保持 下降沿觸發(fā)（前沿準(zhǔn)備CP=1期間，Q主變化，后沿時刻翻轉(zhuǎn)） 上升沿觸發(fā)，Q隨上升沿之前信號變化 分為前沿、后沿觸發(fā)，觸發(fā)沿時刻的輸入信號決定Q*的狀態(tài)。主從觸發(fā)器維持-阻塞觸發(fā)器邊沿觸發(fā)器例題例