AltiumDesignerWinter09通用技巧竅門

1、*I.Altium Designer Winter 09 支持中文版本，點(diǎn)擊"DXP' "preferences （優(yōu)先選項(xiàng)）”， 在彈出的"Preference”窗口中選擇"System" "General”,在右側(cè)最下面的 "localization" 有個(gè)"use localization resource”選項(xiàng)，打?qū)催x上。點(diǎn)擊 OK,重啟 Altium Designer6 ,即出 來中文界面。2.自己連的線在交叉的地方是沒有接點(diǎn)的，需要手工增加接點(diǎn)使其連接，方法：快捷鍵PJ；3 .模擬地

2、與數(shù)字地、模擬電與數(shù)字電可用以下電路：AVCCT 工TOD5VT_ | 10uH|=p C39* C40O.luFO.luFAGXDGND4 .快速修改相同處，如杲圖中部分電阻的封裝為R39 ORGM> AGND0603A,現(xiàn)全部改為 R0603:選中某個(gè)封裝為0603A的電阻，點(diǎn)擊右鍵，選擇“查找相似對(duì)象”，彈出如下對(duì)話框在參考符號(hào)"Symbol Reference”和當(dāng)前封裝"Current Footprint"中選擇"Same",同 時(shí)選中下方的“選擇匹配”，點(diǎn)擊確定，出現(xiàn)如下窗口 ：找至ij “Current Footprint

3、"項(xiàng)，將封裝改為R0603。PCB' " PCB library ”，5 .將封裝并添加到封裝庫：打開封裝后，點(diǎn)擊軟件右下角的彈出“ PCB library”窗口，如下圖:PCB Library j面具： L£|匣I選擇國(guó)M縮放£）組件命名u好盤原始的新建胡元件（N 缶件向?qū)В╓）”.剪切（T）I F復(fù)制© 豆制名稱m PsteDelete陲所有囿 is3 sgj4；金日m選擇元件封裝，點(diǎn)擊鼠標(biāo)右鍵選擇復(fù)制。打開需要將該封裝存放的封裝庫，打開該庫的“PCBlibrary”窗口，在組件欄中點(diǎn)擊鼠標(biāo)右鍵，選擇"Paste 1 Co

4、mponents”,將封裝粘帖到該庫中。6 .在“工具”一“注解”中可用定義原理圖中所有元件的標(biāo)號(hào)。在左側(cè)的“處理順序” 中可用設(shè)置元件順序標(biāo)號(hào)的方法，在右側(cè)先點(diǎn)擊“Reset All”對(duì)所有元件標(biāo)號(hào)復(fù)位，在點(diǎn)擊“更新更改列表”，最后點(diǎn)擊“接收更改（創(chuàng)建 ECQ”，在生成的新對(duì)話框中點(diǎn)擊“執(zhí)行更 改”。7 .在元件的“元件屬性”中，注釋為如“ReS'（電阻）、“Res 0.1%'（精密電阻）、“Cap”（電容），設(shè)為“不可見”，在右側(cè)的“ Parameters”參數(shù)中增加“ Value”，并在“值”中寫 入值的大小，將其設(shè)為“可見的”。8 .在“報(bào)告” 一" Bill

5、 of materials”中可以生成報(bào)目清單，在左上角的“聚合的縱隊(duì)”中 加入“Value”使類型相同而值不同的元件可以分組，加入的方法為將下方“全部縱隊(duì)”中 的“Value”拖入上方的“聚合的縱隊(duì)”。*HT'論去*Fmh*工吟IT I岫E«1依Et*AilfWK'Crt.lECg對(duì)LanrarlQjfflWCM!DnxrAnCnlOvwwiifid<JM3. 妣nt*yRll RIT =lasw4.n窗而用1TWk甑濟(jì)Ml41X陽看,附 ht ma atmJ*FS T RIE RZ 4EEACWg#PCH 口 IE3以m1hHZ7iPwf Dir Dl

6、63; EHiE iWDm IHW4一12W6cq a m m1H csuw iniD«1M岬Q2Jh答CWabPCll CI9 l 050gi 2r?IM35 5期呵|獨(dú)i aWFCwai-Cl值酊0> g5國(guó)建附5IftjHMkiCb博iwiK3ZZWhlriJXl |Q>4wwcwwt* CI2H|'V)C»WI耳廝恒FFrac CapKdcrcueigFB-V3C4r Raft1LI UmJIfiDM&CMjCWUORmhid Of1 W11MmimKazzwhJiidcri JWIwwhCvktl _ YSRfl7_U2UBrEsapi

7、iM>£2 任J州會(huì)伊制G?w»E_11KiS-W*-m箕1刖Cwwmm.i1HCftl-iXK1DAn g 丹htaarigaHwvJhiHt Jih«ji aal-*Nfef 2 卷j1，曲K3IW，Mfef Zi¥ 旭 M出嗜出G" -.： f*sM »&i1H»-$EtiL+» i-hi X正用cemhMrWjHeu IJKZ4.HEtffef 1JF1T1 gEHCFZI13_CS1Ftearr IZKZi11.T：M5m Cndrr CJ.C4 » C1.C11 儂謳WXliHE

8、m步世iffffid i 匕e* - m 小崎 *;jJJ WK!KgMit e“ ki H L=0Z 酬日里.MPCBiasfl*幅& J _串AG9 .在繪制原理圖時(shí)，有時(shí)不使用系統(tǒng)默認(rèn)的模版，而是自己自定義一個(gè)模版。首先我們?nèi)コ到y(tǒng)默認(rèn)的模塊，在原理圖中點(diǎn)擊鼠標(biāo)右鍵，選擇“選項(xiàng)”一“文檔選項(xiàng)”， 出現(xiàn)“文檔選項(xiàng)”窗口，如下圖所示：在左邊的“選項(xiàng)”卡中將“標(biāo)題塊”此項(xiàng)去除，點(diǎn)擊“確定” ，此時(shí)原理圖中原來的模 版就被移除了。在原理圖中點(diǎn)擊鼠標(biāo)右鍵，選擇“放置”一“繪圖工具”一“線”，繪制新模塊界面， 效果如下圖所示:在原理圖中點(diǎn)擊鼠標(biāo)右鍵，選擇“放置”一“文本框”，將文本放置在適當(dāng)

9、的位置，在鼠標(biāo)移動(dòng)的時(shí)候按下“ TAB'鍵可以修改文字、字體等等參數(shù)，效果如下：批推APPROVED BY日期 DATE序列號(hào)SERIAL ND畝移CHECKED B¥日期 HATE圖名口品限: TITLE-4DESINEDBY日期綱號(hào)DRW NO版本 VFRqTg林灌化STAND.ULDLZED BYE蛆 DATE,'K OF DRW比伊1.J r用貝共取SHEBT NO最后我們添加一張公司的logo,在原理圖中點(diǎn)擊鼠標(biāo)右鍵，選擇“放置”一“繪圖工具”“圖像”，將圖片放置在適當(dāng)?shù)奈恢?，效果如下?災(zāi)1字星科技發(fā)展(深圳)有限公司ft米APPROVED BY后期DAT

10、I-序序號(hào)SERIAL NOSFCHECKED BYrswiDATE工十DRM TITLE設(shè)計(jì) nEINFUBY日期 DATE圖號(hào)DRW NO版本VERSION標(biāo)澈化 TANDARDfaDBY日期 DATE圖別IL OF DR W比例SCUF箔用不變SHEET MJ.模板繪制好后，點(diǎn)擊“文件”一“保存為"，輸入保存文件名" YX_LOG,并在保存文件類型中選擇原理圖模板類型"Advanced Schematic Template (*.schdot)”,將模版保存。點(diǎn)擊"DXP'"優(yōu)先選項(xiàng)"，選擇"Schematic

11、-General”選項(xiàng)卡，在該選項(xiàng)卡中的右下角一欄“默認(rèn)模版”中選擇“YX_LOG點(diǎn)擊“確定”保存為默認(rèn)的模版，如下圖所示：10 . PCB生成向?qū)В狐c(diǎn)擊原理圖界面的右下角“System” 一 “Files”，打開“Files”面板,點(diǎn)擊最下方的“從模板新建文件”中最下方的“PCB Board Wizard”。11 . PCB板四周常設(shè)置一個(gè)過孔，方便板子固定，它的位置可用更具四個(gè)頂點(diǎn)的坐標(biāo)來 確定，一般過孔的大小為 4mm,中間通孔的大小為 3mm,距離兩邊的最小距離為 5mm。 設(shè)置好大小和位置后將“鎖定”欄選上，防止將其移位。12 . PCB初步生成后，可以使用“交叉探針 ”快速尋找到原

12、理圖或 PCB中對(duì)應(yīng)的元件。13 .網(wǎng)絡(luò)高亮顯示：“Ctrl” + “鼠標(biāo)左鍵”點(diǎn)擊某一條網(wǎng)絡(luò)，可以是這個(gè)網(wǎng)絡(luò)呈現(xiàn)高亮， 在右下角的“掩膜級(jí)別”中可以設(shè)置亮度反差。14 .布局時(shí)，AGND的網(wǎng)絡(luò)應(yīng)盡量各自在一起，與GND分開，AVCC的網(wǎng)絡(luò)也盡量在 AGND網(wǎng)絡(luò)范圍中，以方便覆銅；各個(gè)電源和地線都應(yīng)盡量加粗。覆銅后可在GND覆銅區(qū)增加過孔以增加上下各層 GND網(wǎng)絡(luò)的連接。15 濾波電容盡量靠近相應(yīng)的元件；差分信號(hào)線盡量縮短，并且差分信號(hào)線之間的長(zhǎng)度 盡量相等；晶振線要粗，盡量靠近相應(yīng)元件；16 .過孔直徑大小一般為 30mil,通孔大小為15mil,在畫圖中，可以使用快捷鍵“P V”增加過孔，

13、也可以在畫某根線時(shí)，按住“Shift" + “Ctrl”不放，滑動(dòng)鼠標(biāo)滾輪自動(dòng)添加過孔。17 .對(duì)于一些需要對(duì)齊的元件或絲印，將他們選中，點(diǎn)擊鼠標(biāo)右鍵，選擇“對(duì)齊”，在右側(cè)出現(xiàn)的菜單中選擇對(duì)其方式。CDR31R22P23。R32CDR3318 .布好線后需要對(duì)整個(gè)電路板各層進(jìn)行覆銅，覆銅前需要設(shè)置一下電氣規(guī)則，點(diǎn)擊“設(shè)計(jì)”一“規(guī)則”，彈出PCB規(guī)則窗口，在左側(cè)選擇“ Clearance”，在右下方的“最小清除”中 設(shè)置距離為30mil ,等到覆銅結(jié)束后在將間距修改回來。選才i PCB的表層或者底層，點(diǎn)擊覆銅按鈕,在彈出的窗口中設(shè)置覆銅方法，在“填充模式”中選擇“Hatched(Tra

14、cks/Arcs)”，在網(wǎng)絡(luò)選項(xiàng)中“連接到網(wǎng)絡(luò)”選擇需要覆銅的網(wǎng)絡(luò)，如GND或者AGND,下面的一個(gè)下拉菜單選擇中間的“ Pour Over All Same Net Objects ”，使，點(diǎn)擊確定。覆銅的網(wǎng)格與相同網(wǎng)絡(luò)的連線直接相連而非十字相連，最后選上“死銅移除”:oneOurtlire5 CHv：值亢*/ - SalctCaqrtrFteio-is Qi Ha-chidfT-acks/.-Vca物連克郎梅尺寸7&nl包國(guó)媒熱受虐# 1小周影DHOIODI新比值式蹬度二41鏤東原始的假定窸略在城障否H小星患K黯""日日門：5ama Nac 口bjacta覆銅結(jié)

15、束后若需要修改一些覆銅的規(guī)則且不需要改變覆銅的面積時(shí)，在刪去覆銅，按“ Ctrl+Z”取消刪除，還原的覆銅會(huì)自動(dòng)按新規(guī)則生成。可以先將規(guī)則改好,19. GND在覆銅后，可能會(huì)出現(xiàn)過孔是十字相連而非直接相連，如圖:十字相連點(diǎn)擊“設(shè)計(jì)”一“規(guī)則”，彈出PCB規(guī)則窗口,直接相連在左側(cè)選擇 "Plane" " Polygon ConnectionStyle”,如下圖所示:點(diǎn)擊鼠標(biāo)右鍵，選擇“新規(guī)則”，在右側(cè)選擇“高級(jí)的（詢問）"，點(diǎn)擊“詢問助手”，彈 出“Query helper”窗口。如下圖所示：Quefy Helper在左下角的"Categorie

16、s”窗口中選擇"Object Type Checks",右下角的窗口中找到 "IsVia"選項(xiàng)雙擊，此時(shí)在上方的“Query”窗口中會(huì)出現(xiàn)“ IsViaALL',點(diǎn)擊“確定”，返回規(guī)則設(shè)定界面。然后在“關(guān)聯(lián)類型”下來菜單中選擇" direct connect”。一般DXP軟件會(huì)默認(rèn)將新建的規(guī)則優(yōu)先權(quán)大于原先的規(guī)則，如果不是，我們可以手工 修改，使該過孔覆銅的規(guī)則優(yōu)先于其它的覆銅規(guī)則，點(diǎn)擊下方的“優(yōu)先權(quán)”，出現(xiàn)“編輯規(guī)則優(yōu)先權(quán)”窗口，如下圖所示：選擇“ IsViaALL'項(xiàng)，點(diǎn)擊下方的“增加優(yōu)先權(quán)” ，將IsViaALL”項(xiàng)的優(yōu)先

17、權(quán)設(shè)置為1,默認(rèn)為2。20.完成PCB后，使用“工具”一“設(shè)計(jì)規(guī)則檢查” ，出現(xiàn)檢測(cè)規(guī)則設(shè)置窗口，一般我 們使用默認(rèn)即可，點(diǎn)擊“運(yùn)行DRC',進(jìn)行電氣規(guī)則檢查，彈出錯(cuò)誤信息窗口，若有錯(cuò)誤則會(huì)顯示錯(cuò)誤的信息。MessagesCass Document Sotiree Mwsagelime口3t型N.JP> |_-1| Clearance Constraint Between Pad C4d1l?DOO 4S5miLd255-2(J4niil Top Layer.nd Pad C4標(biāo)“YXJULMj Adva.QraranGeCondrwit: Bstwven fradk .1&am

18、p; 11:232011/1.,.2 (C . YXdULM-. . Adva .Clearance Constraint: Belter Pad Ft.18:11:232011/1.3 IC. YX-IULM-. Adva.OearanceCanstraint: Between PadC.18:11:23201171.41 |C . Y?L-11J LM- . AJva.Clearance Cori st rant: Between T rack .1S: 11201171.5 YX-IULMr, Adv口Cltarance Constraint： Bvtw«sn Trade.13; 11;232011/1.5 0. YXdllLM-. Adva.Qearance Cor strant. Between Pad C.18:11:237 |C. YX-IULM-. Adva.Clearance Constraint: Between Pad C.1B: 112011 .H