基于FPGA和USB接口的高速高精度通用數(shù)據(jù)采集卡設(shè)計(jì)

1、第23卷第1期湖南理工學(xué)院學(xué)報(bào)(自然科學(xué)版Vol.23 No.1 2010年3月 Journal of Hunan Institute of Science and Technology (Natural Sciences Mar. 2010基于FPGA和USB接口的高速高精度通用數(shù)據(jù)采集卡設(shè)計(jì)萬(wàn)軍華, 張國(guó)云, 羅榮輝, 王志偉, 劉立軍, 何彪勝(湖南理工學(xué)院信息與通訊工程學(xué)院, 湖南岳陽(yáng) 414006摘 要: 討論了一類(lèi)基于FPGA和USB接口的高速高精度通用數(shù)據(jù)采集卡的設(shè)計(jì)方法, 該方法充分發(fā)揮了FPGA和USB的優(yōu)點(diǎn), 解決了傳統(tǒng)數(shù)據(jù)采集卡的缺陷.關(guān)鍵詞: FPGA; USB接口;

2、通用數(shù)據(jù)采集卡; 信號(hào)調(diào)理中圖分類(lèi)號(hào): TP274 文獻(xiàn)標(biāo)識(shí)碼: A 文章編號(hào): 1672-5298(201001-0045-04Design of Universal Data Acquisition Card of High Speed and Accuracy Based on FPGA and USB InterfaceWAN Jun-hua, ZHANG Guo-yun, LUO Rong-hui, WANG Zhi-wei, LIU Li-jun, HE Biao-sheng (College of Information & Communication Engineeri

3、ng, Hunan Institute of Technology, Yueyang 414006, ChinaAbstract: The paper studies the method about design of universal data acquisition card of high speed and accuracy based on FPGA and USB interface. The method exerts virtues of FPGA and USB, and it resolves limitation of traditional data acquisi

4、tion card.Key words:FPGA; USB interface; universal data acquisition card; signal modulate隨著現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究的發(fā)展, 對(duì)數(shù)字信號(hào)的處理越來(lái)越頻繁, 而進(jìn)行數(shù)字處理的先決條件是將所研究的對(duì)象數(shù)字化, 因此數(shù)據(jù)采集日益得到重視, 對(duì)數(shù)據(jù)采集的要求日益提高. 實(shí)際上, 在瞬態(tài)信號(hào)測(cè)量、圖像信號(hào)處理等一些高速、高精度的測(cè)量中, 都迫切需要進(jìn)行高速數(shù)據(jù)采集; 在圖像信號(hào)處理、瞬態(tài)信號(hào)檢測(cè)、工業(yè)過(guò)程檢測(cè)和監(jiān)控等領(lǐng)域, 更是要求高速度、高精度、高實(shí)時(shí)性的數(shù)據(jù)采集.現(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡、ISA卡

5、和USB卡, 其中PCI卡和ISA卡存在以下缺點(diǎn): 安裝麻煩、價(jià)格昂貴; 受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制, 可擴(kuò)展性差; 在一些電磁干擾性強(qiáng)的測(cè)試現(xiàn)場(chǎng), 無(wú)法專(zhuān)門(mén)對(duì)其做電磁屏蔽, 導(dǎo)致采集的數(shù)據(jù)失真. 目前市場(chǎng)上采樣頻率在1020ms/s的USB接口卡非常少, 且基本上都存在著通用性不強(qiáng)、不帶計(jì)數(shù)器電路、I/O數(shù)量少、精度不高等缺點(diǎn). 早期數(shù)據(jù)采集卡多數(shù)是基于CPLD設(shè)計(jì)的, 這種情況下數(shù)據(jù)的采樣速度和采樣精度都不是很高. 而基于FPGA設(shè)計(jì), 可以較大地提高數(shù)據(jù)的采樣速度和精度.基于以上原因, 本文討論了一類(lèi)基于FPGA和USB接口的高速高精度通用數(shù)據(jù)采集卡的研制方法, 該方法充分發(fā)揮

6、了FPGA和USB的優(yōu)點(diǎn), 解決了傳統(tǒng)數(shù)據(jù)采集卡的缺陷, 彌補(bǔ)了當(dāng)前市場(chǎng)上該類(lèi)產(chǎn)品的不足.1 系統(tǒng)硬件設(shè)計(jì)該系統(tǒng)主要由信號(hào)調(diào)理模塊、14位A/D轉(zhuǎn)換器ADS805模塊、基于FPGA的主控模塊、USB收發(fā)控制模塊、片外存儲(chǔ)器及其他輔助電路組成, 其數(shù)據(jù)的采樣率可高達(dá)20 Msps; 適用于較高速動(dòng)態(tài)信號(hào)的實(shí)時(shí)記錄和采集, 其硬件系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示.收稿日期: 2009-10-18基金項(xiàng)目: 湖南省大學(xué)生研究性學(xué)習(xí)和創(chuàng)新性實(shí)驗(yàn)計(jì)劃項(xiàng)目作者簡(jiǎn)介: 萬(wàn)軍華(1969 , 男, 湖南岳陽(yáng)人, 湖南理工學(xué)院信息與通訊工程學(xué)院副教授. 主要研究方向: 工業(yè)自動(dòng)化技術(shù)46 湖南理工學(xué)院學(xué)報(bào)(自然科學(xué)版

7、 第23卷 調(diào)理電路與A /D 數(shù)字信號(hào). 處理后的數(shù)據(jù)送往FPGA 主控 模塊, 根據(jù)相關(guān)的控制信息, 通過(guò)選擇先存儲(chǔ)在外部SRAM, 然后經(jīng)過(guò)相關(guān)的數(shù)字處理后再傳輸給上位機(jī). 轉(zhuǎn)換器, 將傳感器采集的模擬信號(hào)進(jìn)行相關(guān)的信號(hào)調(diào)理后送入ADS805芯片轉(zhuǎn)換為2 系統(tǒng)模塊介紹2.1 A/D 轉(zhuǎn)換模塊及外圍電路圖1 硬件總體框架圖在數(shù)據(jù)采集過(guò)程中可能超過(guò)A/D , 信號(hào)的變化幅度比較大, 如果放大, 那么放大后的信號(hào)幅值很有的轉(zhuǎn)換量程. 所以必須根據(jù)信號(hào)的變化相應(yīng)調(diào)整放大器的增益. 因此在信號(hào)調(diào)理端使用美D603. 模數(shù)轉(zhuǎn)換芯片采用ADS805, 該芯片是美國(guó)德州儀器公司推出的一種12位采用單一的

8、增益國(guó)ADI 公司的可程控放大器A 的采樣頻率為20MHZ 的高動(dòng)態(tài)范圍的模數(shù)轉(zhuǎn)換芯片. 2.2 主控FPGA 芯片F(xiàn)PGA 芯片是一種特殊的ASIC 芯片, 屬于可編程邏輯器件, 它是在PAL 、GAL 等邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的. 同以往的PAL 、GAL 等相比, FPGA 規(guī)模比較大, 適合于時(shí)序、組合等邏輯電路應(yīng)用. 本文選用A1tera 公司的FPGA 芯片EP2C8Q208, 完成數(shù)據(jù)采集卡的時(shí)序和地址譯碼電路設(shè)計(jì). A /D 采樣控制信號(hào)通過(guò)FPGA 控制; 對(duì)采集后的數(shù)據(jù)作進(jìn)一步處理, 以提高精度, 有兩種方式: 一是直接將采集數(shù)據(jù)送給PC 機(jī)處理, 二是在內(nèi)部進(jìn)行DSP

9、處理后再送給PC 機(jī); 該過(guò)程是由主控模塊來(lái)控制的.2.3 USB 收發(fā)控制模塊CH372是一個(gè)USB 總線(xiàn)的通用接口芯片, 是同類(lèi)產(chǎn)品CH375的功能簡(jiǎn)化版本, 內(nèi)置了USB1.1通訊中的底層協(xié)議, 提供一對(duì)主端點(diǎn)和一對(duì)輔助端點(diǎn).支持控制傳輸、批量傳輸和中斷傳輸. CH372支持SLA VE 設(shè)備方式(CH375還支持HOST 主機(jī)方式及其模式下的串行通訊方式. 在本地端, CH372具有8位數(shù)據(jù)總線(xiàn)和讀、寫(xiě)、片選控制線(xiàn)以及中斷輸出, 可以方便地掛接至MCU 的系統(tǒng)總線(xiàn)上. 并且CH372所需外圍電路十分簡(jiǎn)單, 只需要一個(gè)晶振和兩個(gè)電容, 芯片的D+、D 引腳可直接與計(jì)算機(jī)USB 接口的D+

10、、D 信號(hào)線(xiàn)相連.CH372內(nèi)部集成了USB 接口SIE 、數(shù)據(jù)緩沖區(qū)、被動(dòng)并行接口、命令解釋器、電壓調(diào)整器、控制傳輸?shù)膮f(xié)議處理器、通用的固件程序等. 芯片內(nèi)部設(shè)置了5個(gè)物理端點(diǎn): 端點(diǎn)0是默認(rèn)端點(diǎn).支持上傳和下傳, 上傳和下傳緩沖區(qū)各為8個(gè)字節(jié); 端點(diǎn)1包括上傳端點(diǎn)和下傳端點(diǎn), 每個(gè)端點(diǎn)緩沖區(qū)為8個(gè)字節(jié); 端點(diǎn)2也包括上傳端點(diǎn)和下傳端點(diǎn), 每個(gè)緩沖區(qū)為64個(gè)字節(jié). 芯片具有兩種工作模式: 內(nèi)置固件模式和外置固件模式. 內(nèi)置固件模式下屏蔽了相關(guān)的USB 協(xié)議.芯片自動(dòng)完成標(biāo)準(zhǔn)的USB 枚舉配置過(guò)程.完全不需要本地端的MCU 做任何處理, 并且CH372自動(dòng)處理默認(rèn)端點(diǎn)0的所有事務(wù).端點(diǎn)1的下傳

11、端點(diǎn)被禁止.端點(diǎn)1的上傳端點(diǎn)為中斷端點(diǎn).端點(diǎn)2的上傳端點(diǎn)作為批量數(shù)據(jù)發(fā)送端點(diǎn), 端點(diǎn)2的下傳端點(diǎn)為批量數(shù)據(jù)的接受端點(diǎn), 本地端的MCU 只是負(fù)責(zé)數(shù)據(jù)交換: 在外置固件模式下, 由外部MCU 根據(jù)需要自行處理各種USB 請(qǐng)求.從而可以靈活實(shí)現(xiàn)符合各種USB 類(lèi)規(guī)范的設(shè)備. 本系統(tǒng)所采用的是內(nèi)置固件模式.其中USB 接口的設(shè)計(jì)方案很多.主要有兩種類(lèi)型: 一種是MCU 和USB 接口芯片分離式結(jié)構(gòu), 此類(lèi)方案的特點(diǎn)是成本低, 開(kāi)發(fā)難度較低. 另一種方案是采用嵌入式結(jié)構(gòu), 即采用帶USB 接口的MCU 或內(nèi)嵌MCU 的USB 接口芯片, 此類(lèi)方案的特點(diǎn)是成本高, 不適用于簡(jiǎn)單和低成本的數(shù)據(jù)采集系統(tǒng).

12、本文提出的設(shè)計(jì)方案屬于MCU 和USB 接口芯片分離式結(jié)構(gòu).但是與其它同類(lèi)方案相比, 它具有成本更低, 設(shè)計(jì)更簡(jiǎn)第1期 萬(wàn)軍華等: 基于FPGA 和USB 接口的高速高精度通用數(shù)據(jù)采集卡設(shè)計(jì) 47單、實(shí)用, 并且開(kāi)發(fā)周期更短等特點(diǎn). 傳統(tǒng)的分離式的方案要用普通I/O 口來(lái)實(shí)現(xiàn)對(duì)CH372芯片的控制, 而在這個(gè)設(shè)計(jì)中用Verilog HDL 硬件描述語(yǔ)言寫(xiě)了一個(gè)接口實(shí)現(xiàn)了對(duì)CH372的整體控制, 接口有以下信號(hào):(1 輸出信號(hào): 片選信號(hào)(CS#、讀信號(hào)(RD#、寫(xiě)信號(hào)(WR、地址信號(hào)A0;(2 輸入信號(hào): 中斷信號(hào)(INT#低電平有效;(3 三態(tài)信號(hào): 數(shù)據(jù)端口(D0D7;通過(guò)硬件完成信號(hào)時(shí)序

13、的控制以及讀寫(xiě)信號(hào)的建立和保持時(shí)間. 傳統(tǒng)的控制器用軟件來(lái)完成時(shí)序以及建立和保持時(shí)間的控制, 程序煩瑣, 而使用針對(duì)CH372的硬件接口, 可以只簡(jiǎn)單的把數(shù)據(jù)寫(xiě)到端口, 各信號(hào)之間時(shí)序的控制由硬件來(lái)完成, 效率更高. 其中地址輸入的建立時(shí)間(TAS為10ns(CH372最小值為5ns, 有效的寫(xiě)選通脈沖的寬度(TWW和讀選通脈沖的寬度(TRW為100ns. 寫(xiě)選通后的數(shù)據(jù)保持時(shí)間(TIH為10 ns.3 軟件設(shè)計(jì)及功能實(shí)現(xiàn)系統(tǒng)軟件設(shè)計(jì)包括4部分: 固件程序、USB 設(shè)備驅(qū)動(dòng)程序、采集卡API 函數(shù)庫(kù)和測(cè)試程序(Demon. 整個(gè)軟件實(shí)現(xiàn)的功能包括系統(tǒng)初始化、采樣控制、數(shù)據(jù)傳輸和數(shù)據(jù)處理等.固件

14、程序輔助硬件實(shí)現(xiàn)設(shè)備雙向交換數(shù)據(jù), 以完成USB 通信, 其主要功能是: 接收并處理USB 驅(qū)動(dòng)程序的請(qǐng)求及應(yīng)用程序的控制指令, 控制A /D 轉(zhuǎn)換器的采樣.在內(nèi)置固件模式下.CH372屏蔽了相關(guān)的USB 協(xié)議, 并提供一些常用的命令供開(kāi)發(fā)者直接調(diào)用. 如RESET_ALL 用來(lái)執(zhí)行硬件復(fù)位, 調(diào)用SET_USB_ID 可設(shè)置USB 的廠(chǎng)商識(shí)別碼和產(chǎn)品識(shí)別碼.GET_STATUS 用來(lái)獲取中斷狀態(tài), RD_USB_DATA 從當(dāng)前USB 中斷的端點(diǎn)緩沖區(qū)讀取數(shù)據(jù)塊并釋放緩沖區(qū), WR_USBDATA5向USB 端點(diǎn)1的上傳緩沖區(qū)寫(xiě)入數(shù)據(jù)等等. 對(duì)于需要輸入或輸出數(shù)據(jù)的命令, 可以通過(guò)CH372

15、的A0引腳來(lái)控制, 即當(dāng)A0=1時(shí)總線(xiàn)D0D 上可以寫(xiě)命令, A0=0時(shí)可以寫(xiě)數(shù)據(jù). 單片機(jī)7通過(guò)8位I/O 口對(duì)CH372芯片進(jìn)行讀寫(xiě), 所有操作都是由一個(gè)命令碼、若干個(gè)輸入數(shù)據(jù)和若干個(gè)輸出數(shù)據(jù)組成, 部分命令不需要輸入數(shù)據(jù), 部分命令沒(méi)有輸出數(shù)據(jù). 命令操作步驟如下:(1 在A0為高電平時(shí)向命令端口寫(xiě)入命令代碼;(2 如該命令具有輸入數(shù)據(jù), 則在A0為低電平時(shí)依次寫(xiě)入輸入數(shù)據(jù), 每次一個(gè)字節(jié); (3 如該命令具有輸出數(shù)據(jù), 則在A0為低電平時(shí)依圖2固件程序流程圖次讀取輸出數(shù)據(jù), 每次一個(gè)字節(jié);(4 命令完成, 可以暫停或者轉(zhuǎn)到(1繼續(xù)執(zhí)行下一個(gè)命令.固件程序流程圖如圖2所示.USB 設(shè)備驅(qū)

16、動(dòng)程序的設(shè)計(jì)是基于WDM(WindowsDriverModel, 驅(qū)動(dòng)程序模型的. WDM 采用分層驅(qū)動(dòng)程序模型, 分為較高級(jí)的USB 函數(shù)層. 其中USB 函的USB 設(shè)備驅(qū)動(dòng)程序和較低級(jí)數(shù)層部由兩分組成: 較高級(jí)的通用串行總線(xiàn)模塊(usBD和較低級(jí)的主控制器驅(qū)動(dòng)程序模塊(HCD.采集卡API 函數(shù)庫(kù)和測(cè)試程序(Demon是數(shù)據(jù)采集系統(tǒng)的核心, 其主要功能為: 開(kāi)啟或關(guān)閉USB 設(shè)備、檢測(cè)USB 設(shè)備、設(shè)置USB 數(shù)據(jù)傳輸管道、設(shè)置A /D 狀態(tài)和數(shù)據(jù)采集端口、實(shí)時(shí)從USB 接口采集數(shù)據(jù), 并進(jìn)行數(shù)據(jù)處理.最終的數(shù)據(jù)采集系統(tǒng)軟件界面如圖3所示.48 湖南理工學(xué)院學(xué)報(bào)(自然科學(xué)版 第23卷設(shè)置

17、欄可以修改采樣深度、采樣速率以 及觸1. 采樣率有1KHz 、10KHz 、100KHz 、1MHz 、10MHz 5個(gè)下拉選項(xiàng);2. 采樣深度的最大深度為8191(8k;3. 觸發(fā)方式有立即觸發(fā)(單擊采樣即開(kāi)始觸發(fā)采樣、內(nèi)觸發(fā)(有信號(hào)才觸發(fā)采樣、外觸發(fā)(外部觸發(fā)信號(hào)觸發(fā)采樣.設(shè)置好參數(shù)后, 單擊采樣, 如果是立即觸發(fā)模式, 即啟動(dòng)采樣, 完畢后有提示信息彈出; 如果是內(nèi)觸發(fā)模式, 等到有信號(hào)輸入時(shí)自動(dòng)啟動(dòng)采樣, 完畢后有提示信息彈出;如果是外觸發(fā)模式, 等到有外部觸發(fā)信號(hào)輸入時(shí)啟動(dòng)采樣, 完畢后有提示信息彈出。以上啟動(dòng)采樣后均可在途中強(qiáng)制停止.接收數(shù)據(jù)后, 信號(hào)波形會(huì)在窗口中顯 示. 鼠標(biāo)放

18、在波形窗口中的對(duì)應(yīng)位置, 提示信息欄讀出當(dāng)前信號(hào)的幅度和相對(duì)時(shí)間.保存欄可以以文本保存當(dāng)前數(shù)據(jù), 如果以文本打開(kāi), 顯示為亂碼.發(fā)方式. 圖3 數(shù)據(jù)采集系統(tǒng)軟件界面 打開(kāi)欄可以打開(kāi)顯示歷史保存數(shù)據(jù)記錄. 設(shè)計(jì)的硬件實(shí)物圖如圖4所示. 4 學(xué)術(shù)價(jià)值及意義隨著電子計(jì)算機(jī)的廣泛應(yīng)用, 社會(huì)的數(shù)字化程度越來(lái)越高, 數(shù)據(jù)采集也越來(lái)越重要, 本系統(tǒng)是一種通用的高速數(shù)據(jù)采集卡, 可用于生物電波、電子學(xué)頻譜、聲波分析等瞬態(tài)信號(hào)的實(shí)時(shí)采集和觀察等場(chǎng)合. 其中基于 FPGA 技術(shù)和USB 接口技術(shù)的融合, 具有可靠性高、數(shù)據(jù)不丟失、抗干擾性強(qiáng)等優(yōu)點(diǎn). 同時(shí), 可以大大提高系統(tǒng)處理的速度, 增強(qiáng)系統(tǒng)的靈活性和適應(yīng)性, 使得數(shù)據(jù)處理能力得到了極大的提高, 可完全勝任大