DDR布線規(guī)則與過程

1、轉D D R 布線規(guī)則與過程硬件設計，?高頻高速PCB設計？by?xfireDDR高速電路設計DDR布線通常是一款硬件產品設計中的一個重要的環(huán)節(jié)， 也正是因為其重要性， 網絡上也有大把的人在探討DDR布線規(guī)則，有很多同行故弄玄虛，把DDR布 線說得很難，我在這里要反其道而行之，講一講DDR布線最簡規(guī)則與過程。如果不是特別說明，每個步驟中的方法同時適用于DDR1，DDR2和DDR3。PCB設計軟件以CadenceAllgro16.3為例。文章目錄?顯示第一步，確定拓補結構（僅在多片DDR芯片時有用）首先要確定DDR的拓補結構，一句話，DDR1/2采用星形結構，DDR3采用菊 花鏈結構。拓補結構只

2、影響地址線的走線方式，不影響數(shù)據線。以下是示意圖。星形拓補就是地址線走到兩片DDR中間再向兩片DDR分別走線，菊花鏈就是 用地址線把兩片DDR“串起來”，就像羊肉串，每個DDR都是羊肉串上的一塊 肉，哈哈，開個玩笑。第二步，元器件擺放確定了DDR的拓補結構，就可以進行元器件的擺放，有以下幾個原則需要遵守： 原則一，考慮拓補結構，仔細查看CPU地址線的位置，使得地址線有利于相應的拓補結構原則二，地址線上的匹配電阻靠近CPU原則三，數(shù)據線上的匹配電阻靠近DDR原則四，將DDR芯片擺放并旋轉，使得DDR數(shù)據線盡量短，也就是，DDR芯片的數(shù)據引腳靠近CPU原則五，如果有VTT端接電阻，將其擺放在地址線

3、可以走到的最遠的位置。一般來說，DDR2不需要VTT端接電阻，只有少數(shù)CPU需要；DDR3都需要VTT端接電阻。原則六，DDR芯片的去耦電容放在靠近DDR芯片相應的引腳以下是DDR2的元器件擺放示意圖（未包括去耦電容），可以很容易看出，地址線可以走到兩顆芯片中間然后向兩邊分，很容易實現(xiàn)星形拓補，同時，數(shù)據線會很短。以下是帶有VTT端接電阻的DDR2元器件擺放示意圖，在這個例子中，沒有串聯(lián)匹配電阻，VTT端接電阻擺放在了地址線可以到達的最遠距離。以下是DDR3元器件擺放示意圖，請注意，這里使用的CPU支持雙通道DDR3，所以看到有四片（參考設計是8片）DDR3，其實是每兩個組成一個通道，地址 線

4、沿著圖中綠色的走線傳遞，實現(xiàn)了菊花鏈拓補。地址線上的VTT端接電阻擺 放在了地址線可以到達的最遠的地方。 同樣地，數(shù)據線上的端接電阻也放置在了 靠近DDR3芯片的位置，數(shù)據線到達CPU的距離很短。同時，可以看到，去耦 電容放置在了很靠近DDR3相應電源引腳的地方。第三步，設置串聯(lián)匹配電阻的仿真模型擺放完元器件，建議設置串聯(lián)匹配電阻的仿真模型， 這樣對于后續(xù)的布線規(guī)則的 設置是有好處的。點擊Analyze-SI/EMISim-ModelAssignment，如下圖。然后會出來ModelAssignment的界面，如下圖然后點擊需要設置模型的器件，通常就是串聯(lián)匹配電阻，分配或創(chuàng)建合適的仿真的模型，

5、如果不知道如何創(chuàng)建，請在互聯(lián)網上搜索或發(fā)郵件給無線時代（Beamsky）。分配好仿真模型之后的網絡，使用ShowElement命令，可以看到相關的XNET屬性，如下圖。第四步，設置線寬與線距1.DDR走線線寬與阻抗控制密切相關，經?？梢钥吹胶芏嗤凶鲎杩箍刂啤τ诩償?shù)字電路，完全有條件針對高速線做單端阻抗控制；但對于混合電路，包含高速數(shù)字電路與射頻電路，射頻電路比數(shù)字電路要重要的多，必須對射頻信號做50歐姆阻抗控制，同時射頻走線不可能太細，否則會引起較大的損耗，所以在 混合電路中，本人往往舍棄數(shù)字電路的阻抗控制。到目前為止，本人設計的混合電路產品中，最高規(guī)格的DDR是DDR2-800，未作阻抗

6、控制，工作一切正常。2. DDR的供電走線，建議8mil以上，在Allegro可以針對一類線進行物理參數(shù) 的同意設定，我本人喜歡建立PWR-10MIL的約束條件，并為所有電源網絡分 配這一約束條件，如下圖。3.線距部分主要考慮兩方面，一是線-線間距，建議采用2W原則，即線間距是2倍線寬，3W很難滿足； 二是線-Shape間距， 同樣建議采用2W原則。 對于 線間距， 也可以在Allegro中建立一種約束條件，為所有DDR走線（XNET） 分配這樣的約束條件，如下圖。4.還有一種可能需要的規(guī)則，就是區(qū)域規(guī)則。Allegro中默認的線寬線距都是5mil，在CPU引腳比較密集的時候，這樣的規(guī)則是無法

7、滿足的，這就需要在CPU或DDR芯片周圍設定允許小間距，小線寬的區(qū)域規(guī)則，如下圖。第五步，走線走線就需要注意的內容比較多，這里只做少許說明。所有走線盡量短走線不能有銳角 盡量少打過孔保證所有走線有完整的參考面，地平面或這電源平面都可以，對于交變信 號，地與電源平面是等電位的盡量避免過孔將參考面打破，不過這在實際中很難做到走完地址線和數(shù)據后，務必將DDR芯片的電源腳，接地腳，去耦電容的 電源腳，接地腳全部走完， 否則在后面繞等長時會很麻煩的 下圖是完成的DDR走線， 但尚未繞等長。第六步，設置等長規(guī)則對于數(shù)據線，DDR1/2與DDR3的規(guī)則是一致的：每個BYTE與各自的DQS，DQM等長，即DQ

8、0:7與DQS0，DQM。等長，DQ8:15與DQS1，DQM1等長，以此類推。DDR2數(shù)據線等長規(guī)則舉例DDR3數(shù)據線等長規(guī)則舉例地址線方面的等長，要特別注意，DDR1/2與DDR是很不一樣的。對于DDR1/2，需要設定每條地址到達同一片DDR的距離保持等長，如下圖。對于DDR3,地址線的等長往往需要過孔來配合，具體的規(guī)則均綁定在過孔上和VTT端接電阻上，如下圖。可以看到，CPU的地址線到達過孔的距離等長，過 孔到達VTT端接電阻的距離也等長。補充一點，很多時候，地址線的等長要求不嚴格，這一點我還沒有嘗試過。在本 人設計的這些產品中，地址線，數(shù)據線都做了25mil的RelativePropagatio nDelay的等長規(guī)則設定。關于等長規(guī)則設定的細節(jié)在這里不再贅述，有興趣的話，可以發(fā)郵件給無線時代（Beamsky）。第七步，繞等長完成等長規(guī)則的設定后，最后一步也是工作量最大的一步：繞等長。在這一步，我認為只有一點規(guī)則需要注意：盡量采用3倍線寬，45度角繞等長, 如下圖。繞等長完成后，最好把DDR相關