奇偶校驗電路設(shè)計

1、奇偶校驗電路設(shè)計實驗?zāi)康?. 熟悉 QuartusII 的使用；2. 學習在 QuartusII 中；3. 學習原理圖方式自定義元件的輸入，封裝，調(diào)用；4. 掌握奇偶校驗原理；5. 學會使用現(xiàn)成的芯片搭建目標電路。實驗內(nèi)容和原理實驗內(nèi)容：（ 1 ）在 QuartusII 環(huán)境下以原理圖方式建立頂層文件工程。利用多個74386芯片搭建一個奇偶校驗電路。74386提供四個2輸入異或門（ 2）建立仿真文件，觀察輸出結(jié)果。實驗原理：奇偶校驗碼是最簡單的數(shù)據(jù)校驗碼，其碼距為2，可以檢測出一位錯誤，但無法指出錯誤的位置。具體校驗實現(xiàn)方法為將有效信息位和校驗位讀入，判斷其 1 的個數(shù)是奇數(shù)個還是偶數(shù)個，在奇

2、校驗的情況下正常情況下個數(shù)應(yīng)該為奇數(shù)個，偶校驗正常情況下應(yīng)該是偶數(shù)個。校驗碼的生成：對于奇校驗，判斷有效信息位1 的個數(shù)， 若為偶數(shù)則校驗位為1，奇數(shù)則校驗位為0；偶校驗反之。具體實現(xiàn)的邏輯表達式如下：偶形成=瓦孰色“幽幽®。曲艮奇形成二麗西西仄畫畫豆樂麗 雕眥翡。融泄4叫M岫覦叫叫 育檻蹦=三、實驗設(shè)計原理圖以及綜合結(jié)果記錄邏輯單元Le的消耗情況等。原理圖如下：偶校驗 奇校驗D7 D6D5D4 D3 D 2 DiDoD 校經(jīng)過設(shè)計后用74386實現(xiàn)的原理圖如下:綜合結(jié)果如下圖所示:Flow StatusQuartus II Versa oaRevision WarneTop-lev

3、el Entity WamwFamilytiming requirementsLogic utilizationCombin&tidn&l ALUTsDedicated logic registersTotal registarsTotal pinsTotsl virtuil pinsTotal block memory bitsDSF block 9f it elementsTotal FLLsTotl DLLsDeviceTiming ModelsSuccessful - St Jg 07 W：33：40 20149 0 Build 132 C2/25/2009 SJ Pu

4、ll Version TestlTstlStrati* IIYes< 1 %3 / 12,480 ( < 1 % )Q / IE, 48。( 0 % )G13 / 343 14%)00 / 413 328 ( 0 % )0 / 9B (0第)0/5 ( 0 % )0 / Z (OK) EP2S15F484C3Final四、仿真波形圖畫出波形圖以及波形圖中仿真信號的說明并分析結(jié)果（實驗現(xiàn)象結(jié)論）仿真波形圖如下所示：位為0,偶校驗位為1,奇校驗錯誤為0,偶校驗錯誤為1 (即有錯)。同理其他測試分別測試了信息位為奇數(shù)個 1,校驗位為1、信息位為偶數(shù)個1,校驗位為1、信息位為偶數(shù)個1,校驗位為0的情況，圖中波形的測試完全符合預期要求。五、實驗中遇到的問題和解決方法。在實驗中遇到的主要問題：(1)操作不熟悉導找不到部分功能元件(2)由于連線有誤，在仿真時結(jié)果出現(xiàn)錯誤。解決方法:(1)