基于FPGA的雙口RAM實現(xiàn)及應用_第1頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、基于fpga的雙口ram實現(xiàn)及應用隨著技術的飛快進展,大量的高速數(shù)據(jù)采集和在線測試對現(xiàn)代工業(yè)測控系統(tǒng)和儀器儀表的功能和性能提更高要求。cpu并行工作(雙系統(tǒng))方式得到廣泛應用。為了使2個單片機能夠迅速有效交換信息,充分利用系統(tǒng)資源,采納雙口ram實現(xiàn)存儲器分享是目前較為流行的辦法。大容量、高速器件具有集成度高、體積小、靈便可重配置、試驗風險小等優(yōu)點,在復雜數(shù)字系統(tǒng)中得到越來越廣泛的應用。數(shù)字設計采納l片fpga器件、存儲設備和一些電氣接口匹配電路的解決計劃已成為主流挑選計劃。用fpga來實現(xiàn)雙口ram的功能可以很好地解決并行性和速度問題,而且其靈便的可配置特性使得基于fpga的雙口ram易于舉

2、行修改、測試及系統(tǒng)升級,可降低設計成本,縮短開發(fā)周期。1 雙口ram簡介雙口ram是在1個sram存儲器上具有兩套徹低自立的數(shù)據(jù)線、地址線和讀寫控制線,并允許兩個自立的系統(tǒng)同時對其舉行隨機性拜訪的存儲器,即分享式多端口存儲器。雙口ram最大的特點是存儲數(shù)據(jù)分享。1個存儲器配備兩套自立的地址、數(shù)據(jù)和控制線,允許兩個自立的cpu或控制器同時異步地拜訪存儲單元。由于數(shù)據(jù)分享。則必需具有拜訪仲裁控制。內(nèi)部仲裁規(guī)律控制提供以下功能:對同一地址單元拜訪的時序控制;存儲單元數(shù)據(jù)塊的拜訪權(quán)限分配:信令交換規(guī)律(例如中斷信號)等。雙口ram可用于提高ram的吞吐率,適用于實時數(shù)據(jù)緩存。cy7c006a是公司生產(chǎn)

3、的16 kb×8高速雙口靜態(tài)ram,存取速度小于20 ns。該器件具有真正的雙端口,可以同時舉行數(shù)據(jù)存取,兩個端口具有自立的控制信號線、地址線和數(shù)據(jù)線,另外通過主從挑選可以便利地擴存儲容量和數(shù)據(jù)寬度。通過器件的信號量標記器,左、右兩端口可以實現(xiàn)器件資源分享。2 雙口ram在fpga中的實現(xiàn)本設計采納自頂而下的設計思想。選用公司的spartan-6 fpga器件,基于低功耗45 nm、9-金屬銅層、雙柵極氧化層工藝技術,提供高級功耗管理技術,150 000個規(guī)律單元,集成式pci express模塊,高級存儲器支持。250 mhz slice和3125 gbs低功耗。通過 hdl語言對

4、雙口ram功能的描述就能在一片fpga器件內(nèi)實現(xiàn)8位16字節(jié)的雙口ram,并舉行讀寫操作控制。雙口ram讀寫操作控制verilog hdl代碼如下:圖1是雙口ram的verilog hdl代碼在xilinx ise中綜合后的寄存器傳輸級。功能的是xilinx公司已經(jīng)建立自己的編譯庫的modelsim xe62c軟件,仿真結(jié)果2所示,滿足設計要求。經(jīng)xilinx ise軟件綜合實現(xiàn)設計,生成可下載的比特流,將其下載到fpga中,實現(xiàn)雙口ram的功能。fpga器件內(nèi)部具有豐盛的資源,可以在實現(xiàn)雙口ram基本功能的基礎上。滿足系統(tǒng)設計的其他需求,且靈便可配置。3 基于fpga的雙口ram應用雙口ra

5、m在數(shù)字系統(tǒng)中應用廣泛。高速數(shù)據(jù)采集系統(tǒng)中,普通的數(shù)據(jù)傳輸系統(tǒng)在大數(shù)據(jù)量狀況下會造成數(shù)據(jù)阻塞現(xiàn)象。在一些實時控制場合,實時算法常常需要由幾個dsp串行或并行工作以提高系統(tǒng)的運行速度和實時性。以雙口ram構(gòu)成的數(shù)據(jù)接口可以在兩個處理器之間舉行高速牢靠的信息傳輸。此外,雙口ram可以應用在智能適配卡、網(wǎng)絡適配卡中作為高速數(shù)據(jù)傳輸?shù)慕涌凇T谠S多寬帶信號處理領域(如無線通信、多媒體系統(tǒng)、衛(wèi)星通信、雷達系統(tǒng)等),fpga技術已代替dsp實現(xiàn)許多前端的數(shù)字信號處理算法。用fpga來實現(xiàn)數(shù)字信號處理能很好地解決并行性和速度問題,而且其靈便的可配置特性,使得fpga構(gòu)成的數(shù)字信號處理系統(tǒng)易于修改、測試及系統(tǒng)升

6、級,降低設計成本,縮短開發(fā)周期。任何一種自動控制系統(tǒng)都離不開數(shù)據(jù)采集系統(tǒng),數(shù)據(jù)采集系統(tǒng)的質(zhì)量挺直影響整體系統(tǒng)的工作性能。數(shù)據(jù)采集系統(tǒng)高速、實時進展趨勢,對數(shù)據(jù)的傳輸和控制速度提出較高要求。而采納雙口ram可有效提高速度,解決速度匹配問題。設計l塊數(shù)據(jù)采集系統(tǒng)板,用fpga實現(xiàn)雙口ram功能,并且控制ad采樣與轉(zhuǎn)換,以及數(shù)據(jù)寫入雙口ram。利用單片機控制雙口ram的存取,構(gòu)成一個自立的數(shù)據(jù)采集系統(tǒng),并可以通過串行接口把數(shù)據(jù)發(fā)送給pc機。圖3為其系統(tǒng)結(jié)構(gòu)框圖。首先,時鐘產(chǎn)生啟動信號,fpga向采樣開關發(fā)出選通信號,選定模擬開關采樣,第0路模擬量進入,經(jīng)ad轉(zhuǎn)換后變?yōu)?位數(shù)字量并存儲于雙口ram中,

7、0809反饋給fpga內(nèi)控制電路并告訴轉(zhuǎn)換完畢,fpga內(nèi)控制電路再選通第1路模擬量進入,重復上述過程。經(jīng)過01 ms后,時鐘又產(chǎn)生一個脈沖啟動信號。fpga又重新從第o路模擬量選通。在時鐘脈沖信號01 ms過程中,fpga挨次通過07路模擬開關,在每次選通時須推斷是否為第7路模擬量,若是則fpga不再響應ad反饋信號,而是等待01ms的時鐘脈沖信號到達再重新開頭工作。單片機用于與外部pc機通信,pc機查詢是否在雙端口ram中有新數(shù)據(jù),并經(jīng)接口電路讀人數(shù)據(jù)。其中雙口ram具有2組自立的數(shù)據(jù)、地址和控制總線,可對任何一個端口舉行自立的操作。若未采納雙口ram,fpga實行中斷方式對cpu傳輸數(shù)據(jù)時,cpu就會停止當前工作而去處理外部哀求,當處理完外部大事后再回到本來被中止處,繼續(xù)本來的工作,這樣會影響cpu的速度。因此引入雙口ram存儲fpga傳送來的數(shù)據(jù),然后cpu再從雙口ram中讀數(shù),從而提高效率。本數(shù)據(jù)采集系統(tǒng)采納基于fpga雙口ram、單片機等實現(xiàn)數(shù)據(jù)運行處理和控制功能,使系統(tǒng)的通信和處理能力大大加強,保證了系統(tǒng)的實時性,可以靈便地通過多種方式控制數(shù)據(jù)讀寫。4 結(jié)束語本文充分利用fpga內(nèi)部豐盛的硬件資源和verilog hdl語言的靈便

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論