《數(shù)字系統(tǒng)設(shè)計(jì)》課程教學(xué)大綱

1、數(shù)字系統(tǒng)設(shè)計(jì)課程教學(xué)大綱課程名稱：數(shù)字系統(tǒng)設(shè)計(jì)課程類別（必修/選修）：必修課程英文名稱：Digital System Design總學(xué)時(shí)/周學(xué)時(shí)/學(xué)分：48/3/3其中實(shí)驗(yàn)/實(shí)踐學(xué)時(shí)：0先修課程：無(wú)授課時(shí)間：1至16周，周三 9-11節(jié)授課地點(diǎn)：6#1授課對(duì)象：2018 級(jí)計(jì)算機(jī)科學(xué)與技術(shù)系(跨境電商)1班開課學(xué)院：粵臺(tái)產(chǎn)業(yè)科技學(xué)院任課教師姓名/職稱：林明灶 / 副教授答疑時(shí)間、地點(diǎn)與方式：課前、課間和課后；教室；網(wǎng)絡(luò)、交流。課程考核方式：開卷（）閉卷（）課程論文（）其它使用教材：數(shù)字設(shè)計(jì)與Verilog實(shí)現(xiàn)，徐志軍，電子工業(yè)出版社。教學(xué)參考資料：1. 各精品資源共享課網(wǎng)站。課程簡(jiǎn)介：本課程系

2、統(tǒng)介紹數(shù)字電路設(shè)計(jì)，旨在教會(huì)學(xué)生關(guān)于數(shù)字設(shè)計(jì)的基本概念。數(shù)字系統(tǒng)和二進(jìn)制數(shù)、布爾代數(shù)與邏輯門、門級(jí)最小化，組合邏輯、同步時(shí)序邏輯、寄存器和計(jì)數(shù)器、存儲(chǔ)器和可編程邏輯設(shè)備、寄存器傳輸級(jí)設(shè)計(jì)、異步時(shí)序邏輯、數(shù)字集成電路、標(biāo)準(zhǔn)IC和FPGA實(shí)驗(yàn)、標(biāo)準(zhǔn)圖形符號(hào)等。課程教學(xué)目標(biāo)1. 運(yùn)用數(shù)字設(shè)計(jì)的基礎(chǔ)課程以及CMOS電路。2. 培養(yǎng)學(xué)生（1）布爾邏輯， （2）邏輯門， （3）同步有限狀態(tài)機(jī)， (4) 數(shù)據(jù)通路控制器分析問(wèn)題的能力。本課程與學(xué)生核心能力培養(yǎng)之間的關(guān)聯(lián)(授課對(duì)象為理工科專業(yè)學(xué)生的課程填寫此欄）：R核心能力1. 具有運(yùn)用數(shù)學(xué)、基礎(chǔ)科學(xué)及計(jì)算機(jī)科學(xué)與技術(shù)相關(guān)知識(shí)的能力；核心能力2. 具有計(jì)算機(jī)軟

3、件開發(fā)與數(shù)據(jù)搜尋分析解釋的能力；R核心能力3. 具有計(jì)算器軟件工程技術(shù)應(yīng)用、數(shù)據(jù)搜集分析應(yīng)用跨境電商運(yùn)營(yíng)知識(shí)與技能、及大數(shù)據(jù)技術(shù)的專業(yè)所需的技術(shù)、技能和使用軟硬件輔助工具的能力；核心能力4. 具有編程設(shè)計(jì)能力并能應(yīng)用計(jì)算器與數(shù)據(jù)分析科技來(lái)輔助、及大數(shù)據(jù)技術(shù)分析，促進(jìn)跨境電商運(yùn)營(yíng)的能力；核心能力5. 具有項(xiàng)目管理、有效溝通、領(lǐng)域整合與團(tuán)隊(duì)合作的能力；核心能力6. 具有運(yùn)用計(jì)算機(jī)科學(xué)與技術(shù)理論及應(yīng)用知識(shí)，整合計(jì)算機(jī)應(yīng)用技術(shù)、數(shù)據(jù)分析應(yīng)用及跨境電商運(yùn)營(yíng)專業(yè)，解決相關(guān)問(wèn)題和進(jìn)行研發(fā)或創(chuàng)新的能力；R核心能力7具有應(yīng)對(duì)計(jì)算器科學(xué)與技術(shù)快速變遷的能力，并培養(yǎng)自我持續(xù)學(xué)習(xí)的習(xí)慣與能力；核心能力8具有理解職業(yè)道

4、德、專業(yè)倫理、社會(huì)責(zé)任、國(guó)際觀以及開拓全球視野的能力。理論教學(xué)進(jìn)程表周次教學(xué)主題教學(xué)時(shí)長(zhǎng)教學(xué)的重點(diǎn)與難點(diǎn)教學(xué)方式作業(yè)安排1數(shù)字系統(tǒng)與二進(jìn)制數(shù)3數(shù)字系統(tǒng)二進(jìn)制數(shù)數(shù)制的轉(zhuǎn)換八進(jìn)制和十六進(jìn)制數(shù)補(bǔ)碼帶符號(hào)的二進(jìn)制數(shù)二進(jìn)制碼二進(jìn)制存儲(chǔ)與寄存器二進(jìn)制邏輯課堂講授教材課后習(xí)題2布爾代數(shù)和邏輯門3布爾代數(shù)的公理布爾代數(shù)的基本定理和性質(zhì)布爾函數(shù)范式與標(biāo)準(zhǔn)式課堂講授教材課后習(xí)題3布爾代數(shù)和邏輯門3其他邏輯運(yùn)算數(shù)字邏輯門集成電路課堂講授教材課后習(xí)題4門電路化簡(jiǎn)3圖形法化簡(jiǎn)四變量卡諾圖和之積式的化簡(jiǎn)課堂講授教材課后習(xí)題5門電路化簡(jiǎn)3無(wú)關(guān)條件與非門和或非門實(shí)現(xiàn)其他兩級(jí)門電路實(shí)現(xiàn)課堂講授教材課后習(xí)題6門電路化簡(jiǎn)3異或函數(shù)

5、硬件描述語(yǔ)言課堂講授教材課后習(xí)題7組合邏輯3組合電路分析步驟設(shè)計(jì)步驟二進(jìn)制加減器十進(jìn)制加法器課堂講授教材課后習(xí)題8組合邏輯3二進(jìn)制乘法器數(shù)值比較器譯碼器編碼器數(shù)據(jù)選擇器組合電路的HDL模型課堂講授教材課后習(xí)題9期中考期中考試10同步時(shí)序邏輯3時(shí)序電路存儲(chǔ)元件： 鎖存器存儲(chǔ)元件： 觸發(fā)器鐘控時(shí)序電路分析課堂講授教材課后習(xí)題11同步時(shí)序邏輯3時(shí)序電路的可綜合HDL模型狀態(tài)化簡(jiǎn)與分配設(shè)計(jì)過(guò)程課堂講授教材課后習(xí)題12寄存器和計(jì)數(shù)器3寄存器移位寄存器行波計(jì)數(shù)器課堂講授教材課后習(xí)題13寄存器和計(jì)數(shù)器3同步計(jì)數(shù)器其他計(jì)數(shù)器寄存器和計(jì)數(shù)器的HDL描述課堂講授教材課后習(xí)題14存儲(chǔ)器和可編程邏輯器件3隨機(jī)存取存儲(chǔ)

6、器存儲(chǔ)器譯碼檢糾錯(cuò)只讀存儲(chǔ)器課堂講授教材課后習(xí)題15存儲(chǔ)器和可編程邏輯器件3可編程邏輯陣列可編程陣列邏輯時(shí)序可編程器件課堂講授教材課后習(xí)題16寄存器傳輸級(jí)設(shè)計(jì)3寄存器傳輸級(jí)定義HDL的寄存器傳輸級(jí)描述算法狀態(tài)機(jī)（ASM）設(shè)計(jì)舉例（ASMD流程圖）設(shè)計(jì)舉例的HDL描述時(shí)序二進(jìn)制乘法器課堂講授教材課后習(xí)題17寄存器傳輸級(jí)設(shè)計(jì)3控制邏輯二進(jìn)制乘法器的HDL描述用數(shù)據(jù)選擇器進(jìn)行設(shè)計(jì)無(wú)競(jìng)爭(zhēng)設(shè)計(jì)（軟競(jìng)爭(zhēng)條件）無(wú)鎖存設(shè)計(jì)課堂講授教材課后習(xí)題18期末考期末考試合計(jì)：48成績(jī)?cè)u(píng)定方法及標(biāo)準(zhǔn)考核形式評(píng)價(jià)標(biāo)準(zhǔn)權(quán)重平時(shí)成績(jī)考勤,作業(yè)繳交次數(shù)、質(zhì)量，平時(shí)小考40%期中考核1. 評(píng)價(jià)標(biāo)準(zhǔn)：按照試卷參考解答及評(píng)分標(biāo)準(zhǔn)給分。2. 要求：能靈活運(yùn)用所學(xué)自動(dòng)控制原理知識(shí)和方法進(jìn)行求解，獨(dú)立、按時(shí)完成考試。30%期末考核1. 評(píng)價(jià)標(biāo)準(zhǔn)：按照試卷參