(完整word版)計算機組成原理復習題

1、1.請說明指令周期、機器周期、時鐘周期之間的關(guān)系。2.請說明 SRAM 的組成結(jié)構(gòu)，與 SRAM 相比，DRAM 在電路組成上有什么不同之處?3.請說明程序查詢方式與中斷方式各自的特點。4.簡要描述外設(shè)進行 DMA 操作的過程及 DMA 方式的主要優(yōu)點。5.什么是閃速存儲器？它有那些特點？6.集中式仲裁有幾種方式？畫出計數(shù)器定時查詢方式的邏輯結(jié)構(gòu)圖，說明其工作原理。有三種方式：鏈式查詢方式，計數(shù)器定時查詢方式，獨立請求方式。計數(shù)器定時查詢方式邏輯結(jié)構(gòu)圖如下:圖 B 6.67.在寄存器一寄存器型， 寄存器一存儲器型和存儲器一存儲器型三類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什

2、么？寄存器-寄存器型執(zhí)行速度最快，存儲器-存儲器型執(zhí)行速度最慢。因為前者操作數(shù)在寄存器 中，后者操作數(shù)在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。8.用 16kX8 位的 SRAM 芯片構(gòu)成 64KX16 位的存儲器，要求畫出該存儲器的組成邏 輯框圖。存儲器容量為 64KX16 位，其地址線為 16 位（A15AO）,數(shù)據(jù)線也是 16 位（Ds Db） SRAM 芯片容量為 16KX8 位，其地址線為 14 位，數(shù)據(jù)線為 8 位，因此組成存儲器時須字 位同時擴展。字擴展采用 2 : 4 譯碼器，以 16K 為一個模塊，共 4 個模塊。位擴展采用 兩片串接。數(shù)據(jù)純圖C1

3、.19.提高存儲器速度可采用哪些措施，請說出至少五種措施。措施有：采用高速器件，采用cache （高速緩沖存儲器），采用多體交叉存儲器，采用用雙端口存儲器，采用相聯(lián)存儲器，加長存儲器的字長。10.若機器字長 36 位， 采用三地址格式訪存指令，共完成54 種操作，操作數(shù)可在 1K 地址范圍內(nèi)尋找，畫出該機器的指令格式。操作碼需用 6 位，操作數(shù)地址碼需用 10 位。格式如下6101010OPDD2D3OP:操作碼 6 位D第一操作數(shù)地址，10 位D2第二操作數(shù)地址，10 位D3第三操作數(shù)地址，10 位11.舉例說明存儲器堆棧的原理及入棧、出棧的過程。所謂存儲器堆棧，是把住存儲器的一部分用作堆棧

4、區(qū) 入棧操作可描述為（A）TMSP,（SP-1）TSP出棧操作可描述為（SP+1）TSP,（MSP）TA12.現(xiàn)有一 64KX2 位的存儲器芯片，欲設(shè)計具有同樣存儲容量的芯片，應(yīng)如何安排地址線 和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說明有幾種解答。1.設(shè)地址線 x 根，數(shù)據(jù)線 y 根，則x2y=64KX2若 y=1 x=17y=2x=16y=4 x=15y=8 x=14因此，當數(shù)據(jù)線為 1 或 2 時，引腳之和為 18共有 2 種解答13.已知某 8 位機的主存采用半導體存儲器，地址碼為 18 位，采用 4KX4 位的 SRAM 芯片組成該機所允許的最大主存空間，并選用模塊條形式，問：1.若每

5、個模塊條為 32KX8 位，共需幾個模塊條？2.每個模塊條內(nèi)有多少片 RAM 芯片？3.主存共需多少 RAM 芯片？ CPU 需使用幾根地址線來選擇各模塊？使用何種 譯碼器？18(2 X8) / (32kX8) =8,故需 8 個模塊(32kX8) /(4kX4) =16，故需 16 片芯片 共需 8X16=128 片芯片為了選擇各模塊,需使用 3:8 譯碼器 即 3 根地址線選擇模條。14.試說明總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響。2.(1 )最大存儲容量 單總線系統(tǒng)中,最大內(nèi)存容量必須小于由計算機字長所決定的可能的地 址總線。雙總線系統(tǒng)中,存儲容量不會受到外圍設(shè)備數(shù)量的影響( 2)指令系統(tǒng) 雙

6、總線系統(tǒng),必須有專門的 I/O 指令系統(tǒng) 單總線系統(tǒng),訪問內(nèi)存和 I/O 使用相同指令( 3)吞吐量總線數(shù)量越多,吞吐能力越大15.CPU 執(zhí)行一段程序時，cache 完成存取的次數(shù)為 5000 次，主存完成存取的次數(shù)為200次。已知 cache 存取周期為 40ns,主存存取周期為 160ns。求：1 cache 命中率 H,2. Cache/主存系統(tǒng)的訪問效率 e,3.平均訪問時間 Ta。解: 命中率 H = Nc/ ( Nc+Nm = 5000/(5000+2000) =5000/5200=0.96 主存慢于 cache 的倍率 R - Tm/Tc=160ns/40ns-4 訪問效率：e

7、=l/f+(l f)H=l/4+(l-4)X0.96=89.3%平均訪問時間Ta=Tc/e = 4 0/0.8 9 3 = 4 5ns16.指令格式如下所示，其中OP 為操作碼，試分析指令格式特點。18 1210 95 40OP源寄存器目標寄存器解：(1)單字長二地址指令。(2)操作碼字段 0P 可以指定 27=128 條指令。(3)源寄存器和目標寄存器都是通用寄存器(可分別指定 32 個)，所以是 RR 型指令,兩個操作數(shù)均存在寄存器中。(4)這種指令結(jié)構(gòu)常用于算術(shù)邏輯類指令。17.已知某 16 位機的主存采用半導體存貯器，地址碼為18 位，若使用 8KX8 位 SRAM 芯片組成該機所允許

8、的最大主存空間，并選用模塊板結(jié)構(gòu)形式。問：(1) 若每個模板為 32KX16 位，共需幾個模塊板？(2) 每個模塊內(nèi)共有多少片 RAM 芯片？(3) 主存共需多少 RAM 芯片？ CPU 如何選擇模塊板？解：(1)由于主存地址碼給定 18 位，所以最大空間為 218=256K，主存的最大容量為 256K。 現(xiàn)在每個模塊板的存貯容量為32KB，所以主存共需 256KB/32KB=8 塊板。(2)每個模塊板的存貯容量為32KB，現(xiàn)用 4KX4 位的 SRAM 芯片。每塊板采用位并聯(lián)與地址串聯(lián)相結(jié)合的方式：即用2 片 SRAM 芯片拼成 4KX8 位(共 8 組)，用地址碼的低 12 位(A。 A1

9、1)直接接到芯片地址輸入端，然后用地址碼的高 3 位(A14 A12)通過 3： 8 譯碼器輸出分別接到 8 組芯片的片選端。共 8X2=16 個 S RAM(3 )根據(jù)前面所得，共虛 8 個模板，每個模板上有 16 片芯片，故主存共需 8X16=128 片芯片(SRAM )。CPU 選擇各模塊板的方法是：各模塊板均用地址碼Ao A14譯碼，而各模塊的選擇用地址碼最咼二位 A17, A16, A15通過 3: 8 譯碼器輸出進行選擇。18.某 16 機機器所使用的指令格式和尋址方式如下所示，該機有位基值寄存器，16 個 16 位通用寄存器。指令匯編格式中的S (源)，D (目標)都是通用寄存器

10、，M 是主存中的一個單元。三種指令的操作碼分別是MOV (OP)=(A)H,STA(OP)=( 1B)H，LDA (OP)=( 3C)H。MOV 是傳送指令，STA 為寫數(shù)指令，LDA為讀數(shù)指令如圖 B20.1430律MOV 3,)15109S T430op墓值1 覚址STA 5* M201S4aJLOP日壽STA SkM圖 20。1要求：(1)分析三種指令的指令格式與尋址方式特點。(2) CPU 完成哪一種操作所花的時間最短？哪一種操作所花 時間最長？第二種指令的執(zhí)行時間有時會等于第三種指 令的執(zhí)行時間嗎？(3) 下列情況下每個十六進制指令字分別代表什么操作？其中如果有編碼不正確，如何改正才

11、能成為合法指令？(F0F1)H(3CD2)H (2856)H (6DC6)HO (1C2)H解：(1)第一種指令是單字長二地址指令，RR 型；第二種指令是雙字長二地址指令，RS 型，其中 S 采用基址尋址或變址尋址，R 由源寄存器決定；第三種也是雙字長二地址指令，RS型，R 由目標寄存器決定，S 由 20 位地址(直接尋址)決定。(2)處理機完成第一種指令所花的時間最短，因為RR 型指令，不需要訪問存儲器。第二 種指令所花的時間最長，因為 RS 型指令，需要訪問存儲器。同時要進行尋址方式的變換運 算(基址或變址)，這也需要時間。第二指令的執(zhí)行時間不會等于第三種指令，因為第三種指令雖然也訪問存儲器，但節(jié)省了求有效地址運算的時間開銷。(3) 根據(jù)以知條件： MOV (OP) =00010101 , STA (OP) =011011, LDA (OP) =111100, 將指令的十六進制格式轉(zhuǎn)換為二進制代碼且比較后可知：1(F0F1)H( 3CD2 )H指令代表 LD