時鐘發(fā)生器,DSP原理

1、v時鐘發(fā)生器v組成為C54xDSP提供時鐘信號一個內(nèi)部振蕩器一個鎖相環(huán)電路時鐘發(fā)生器的硬件連接時鐘發(fā)生器的硬件連接 ？v時鐘發(fā)生器可以采用兩種方法實現(xiàn)：時鐘發(fā)生器可以采用兩種方法實現(xiàn)：(1)使用具有內(nèi)部振蕩電路的晶體振蕩器 （必須配置CLKMD引腳以使能內(nèi)部振蕩器 ） (2)使用外部時鐘 （可以采用封裝好的晶體振蕩器，此時內(nèi)部振蕩器無效）vC54x DSP有兩種類型的PLL ：硬件可配置的 ；軟件可編程的 硬件可配置的PLLv硬件配置的硬件配置的PLL：就是通過配置：就是通過配置C54x的的3個引腳個引腳CLKMD1、CLKMD2和和CLKMD3的狀態(tài)，來選定時鐘方式。的狀態(tài)，來選定時鐘方式。

2、 模式選擇引腳模式選擇引腳 時鐘模式時鐘模式CLKMD1CLKMD2CLKMD3選項選項1選項選項2000使用外部時鐘源，使用外部時鐘源，PLL3使用外部時鐘源，使用外部時鐘源，PLL5110使用外部時鐘源，使用外部時鐘源，PLL2使用外部時鐘源，使用外部時鐘源，PLL4100使用使用內(nèi)部振蕩器內(nèi)部振蕩器，PLL3使用使用內(nèi)部振蕩器內(nèi)部振蕩器，PLL5010使用外部時鐘源，使用外部時鐘源，PLL1.5使用外部時鐘源，使用外部時鐘源，PLL4.5001使用外部時鐘源，時鐘頻率使用外部時鐘源，時鐘頻率除以除以2使用外部時鐘源，時鐘頻率使用外部時鐘源，時鐘頻率除以除以2111使用內(nèi)部振蕩器，時鐘頻率

3、使用內(nèi)部振蕩器，時鐘頻率除以除以2使用內(nèi)部振蕩器，時鐘頻率使用內(nèi)部振蕩器，時鐘頻率除以除以2101使用外部時鐘源，使用外部時鐘源，PLL1使用外部時鐘源，使用外部時鐘源，PLL1011 停止模式停止模式 停止模式停止模式軟件可配置的PLLv具有軟件可編程具有軟件可編程PLL的的DSP器件可以選用兩種時鐘方式之一來配置：器件可以選用兩種時鐘方式之一來配置： (1)PLL模式模式倍頻：倍頻：CLKIN倍頻系數(shù)倍頻系數(shù) (從從0.2515共共31個個) (2)DIV模式模式分頻：分頻：CLKIN除以除以2或或41復(fù)位時的時鐘模式復(fù)位時的時鐘模式 (由由3個外部引腳的狀態(tài)所決定個外部引腳的狀態(tài)所決定)

4、CLKMD1CLKMD2CLKMD3CLKMD復(fù)位值復(fù)位值時鐘模式時鐘模式000E007h使用內(nèi)部振蕩器，使用內(nèi)部振蕩器，PLL150019007h使用內(nèi)部振蕩器，使用內(nèi)部振蕩器，PLL100104007h使用內(nèi)部振蕩器，使用內(nèi)部振蕩器，PLL51001007h使用內(nèi)部振蕩器，使用內(nèi)部振蕩器，PLL2110F007h使用內(nèi)部振蕩器，使用內(nèi)部振蕩器，PLL11110000h使用內(nèi)部振蕩器，使用內(nèi)部振蕩器，1/2(禁止禁止PLL)101F000h使用內(nèi)部振蕩器，使用內(nèi)部振蕩器，1/4(禁止禁止PLL)011- -保留保留(旁路模式旁路模式)v軟件可編程軟件可編程PLL 的方法：對的方法：對16位存

5、儲器映射時鐘模位存儲器映射時鐘模式寄存器式寄存器(CLKMD)編程加載編程加載PLL，以配置所要求的，以配置所要求的時鐘方式。時鐘方式。vCLKMD(地址為地址為58h)：包含定時器的控制和狀態(tài)位：包含定時器的控制和狀態(tài)位位位名名 稱稱功功 能能1512PLLMULPLL乘法系數(shù)乘法系數(shù)(乘法器乘法器)。11PLLDIVPLL乘法系數(shù)乘法系數(shù)(除法器除法器)。103PLLCOUNTPLL計數(shù)器值。每計數(shù)器值。每16個輸入時鐘個輸入時鐘CLKIN到來后到來后PLL計數(shù)器減計數(shù)器減1。（提供牽引時間：從（提供牽引時間：從PLL工作到工作到PLL提供穩(wěn)定時鐘所需的時間）提供穩(wěn)定時鐘所需的時間）PLL

6、計數(shù)器可以用于確保處理器直到計數(shù)器可以用于確保處理器直到PLL鎖定之后才被鎖定，以鎖定之后才被鎖定，以便只有有效的時鐘信號送到便只有有效的時鐘信號送到DSP2PLLON/OFFPLL開開/關(guān)。與關(guān)。與PLLNDIV一起使能或禁止時鐘發(fā)生器的一起使能或禁止時鐘發(fā)生器的PLL部分部分PLLON/OFF PLLNDIV PLL狀態(tài)狀態(tài) 0 0 關(guān)關(guān) 0 1 開開 1 0 開開 1 1 開開1PLLNDIVPLL時鐘發(fā)生器選擇。時鐘發(fā)生器選擇。PLLNDIV=0時，工作在分頻器時，工作在分頻器(DIV)模式模式PLLNDIV=1時，工作在時，工作在PLL模式模式0PLLSTATUSPLL狀態(tài)。表示時鐘

7、發(fā)生器的工作模式：狀態(tài)。表示時鐘發(fā)生器的工作模式：PLLSTATUS=0時，分頻器時，分頻器(DIV)模式模式PLLSTATUS=1時，時，PLL模式模式PLL的乘法系數(shù)的乘法系數(shù) （CLKOUT=CLKIN乘法系數(shù)）乘法系數(shù)）PLLNDIVPLLDIVPLLMUL乘法系數(shù)乘法系數(shù)0X0140.5 (/2)0X150.25 (/4)10014PLLMUL+110151(旁路旁路)110或偶數(shù)或偶數(shù)(PLLMUL+1)211奇數(shù)奇數(shù)PLLMUL42軟件可編程軟件可編程PLL的編程注意事項的編程注意事項(1)使用使用PLLCOUNT可編程鎖定定時器可編程鎖定定時器vPLL鎖定定時器是一個減鎖定定時

8、器是一個減1計數(shù)器計數(shù)器 v每每16個個CLKIN計數(shù)器減計數(shù)器減1 v鎖定延遲時間可以設(shè)置為鎖定延遲時間可以設(shè)置為04080(25516)個個CLKIN周期。周期。v公式公式 TCLKIN為輸入時鐘周期，為輸入時鐘周期，LockupTime為所要求的為所要求的PLL鎖定時間。鎖定時間。v為了安全，也可以將為了安全，也可以將PLLCOUNT設(shè)置為全設(shè)置為全1，即最，即最大值大值(2)時鐘模式由時鐘模式由DIV模式轉(zhuǎn)換為模式轉(zhuǎn)換為PLL模式模式v通過修改通過修改PLLMUL、 PLLDIV和和PLLNDIV位來完成位來完成v只有在只有在DIV模式時，才能改變以下幾個值：模式時，才能改變以下幾個值

9、：PLLMUL，PLLCOUNT，PLLON/OFFv一旦一旦PLLNDIV位被置位被置1，PLLCOUNT定時器開始減計數(shù)定時器開始減計數(shù)直到直到0。v當(dāng)完成了當(dāng)完成了PLL模式轉(zhuǎn)換時，模式轉(zhuǎn)換時，CLKMD的的PLLSTATUS位讀位讀為為1。v例：例：C549 DSP轉(zhuǎn)換轉(zhuǎn)換DIV模式為模式為PLL3模式，輸入模式，輸入CLKIN頻率為頻率為13MHz，并且，并且PLLCOUNT=18(十進制十進制)：19us/(16/13M)1618 STM #0010 0 00010010 111b，CLKMD(3)時鐘模式由時鐘模式由PLL模式轉(zhuǎn)換為模式轉(zhuǎn)換為DIV模式模式v通過加載通過加載CLK

10、MD寄存器來完成寄存器來完成vPLLNDIV=0，選擇，選擇DIV模式模式v設(shè)置設(shè)置PLLMUL位位v從從PLL模式轉(zhuǎn)換為模式轉(zhuǎn)換為DIV模式時，會在一個短暫的延遲后完成模式時，會在一個短暫的延遲后完成這兩種模式之間的轉(zhuǎn)換這兩種模式之間的轉(zhuǎn)換 ，所以不用設(shè)置，所以不用設(shè)置PLLCOUNTv當(dāng)完成了當(dāng)完成了DIV模式轉(zhuǎn)換時，模式轉(zhuǎn)換時，CLKMD寄存器的寄存器的PLLSTATUS位位讀為讀為0v例：例： 從從PLL3模式模式DIV/2模式。模式。 STM #0b，CLKMD ；轉(zhuǎn)換為；轉(zhuǎn)換為DIV模式模式 TstStatu： LDM CLKMD，A AND #01b，A ；查詢；查詢PLLSTA

11、TUS位位 BC TstStatu，ANEQ ；ANEQ表示表示(A) 0 (4)改變改變PLL乘法系數(shù)乘法系數(shù) v(思想：思想：PLLDIVPLL，因為只有在，因為只有在DIV模式時，才能改變以下幾個值：模式時，才能改變以下幾個值：PLLMUL，PLLCOUNT，PLLON/OFF) v步驟：步驟： (1)清除清除PLLNDIV位為位為0，選擇，選擇DIV模式。模式。 (2)查詢查詢PLLSTATUS位，直到該位變?yōu)槲?，直到該位變?yōu)?，表示，表示DIV模式有效。模式有效。 (3)修改修改CLKMD，設(shè)置，設(shè)置PLLMUL、PLLDIV和和PLLNDIV位，以獲得所期望的頻率乘法系數(shù)。位，以獲

12、得所期望的頻率乘法系數(shù)。 (4)設(shè)置設(shè)置PLLCOUNT位為所期望的鎖定時間。位為所期望的鎖定時間。 注注：在除以：在除以2模式和除以模式和除以4模式之間的轉(zhuǎn)換是不可能模式之間的轉(zhuǎn)換是不可能的。為了的。為了 轉(zhuǎn)換這兩種模式，時鐘發(fā)生器必須首先轉(zhuǎn)換這兩種模式，時鐘發(fā)生器必須首先設(shè)置為設(shè)置為PLL模式，然后設(shè)置回期望的除數(shù)配置的模式，然后設(shè)置回期望的除數(shù)配置的DIV模式。模式。例：將時鐘模式從例：將時鐘模式從PLL(X)轉(zhuǎn)換為轉(zhuǎn)換為PLL 1： STM #0b，CLKMD ；轉(zhuǎn)換為；轉(zhuǎn)換為DIV模式模式TstStatu： LDM CLKMD，A AND #1b，A ；查詢；查詢PLLSTATUS位位 BC TstStatu，ANEQ STM #0000 0 01111101 111b，CLKMD ；轉(zhuǎn)換為；轉(zhuǎn)換為PLL1模式模式(5)緊跟復(fù)位后的緊跟復(fù)位后的PLL操作操作復(fù)位后，時鐘模式由三條外部引腳的值決定，復(fù)位后，時鐘模式由三條