交通信號控制器設(shè)計(jì)報(bào)告

1、交通燈控制器設(shè)計(jì)報(bào)告 專 業(yè)：勘查技術(shù)與工程班 級：勘查07-5 學(xué) 號：07012520姓 名：丁維盼 日 期：2009-12-23目 錄 一、設(shè)計(jì)要求:3二、設(shè)計(jì)思路:3三、硬件電路設(shè)計(jì): 4四、程序設(shè)計(jì):6 五、實(shí)驗(yàn)總結(jié):12 六、參考文獻(xiàn):12一、設(shè)計(jì)要求利用EDA/SOPC實(shí)驗(yàn)開發(fā)平臺(tái)提供的八位七段管碼顯示模塊以及EP2C35核心板，實(shí)現(xiàn)交通燈信號控制器。設(shè)交通燈信號控制器用于主干道的交叉路口，要求是優(yōu)先保證主干道的暢通，因此，平時(shí)處于“主干道綠燈，支道紅燈”狀態(tài)。（1）當(dāng)處于“主干道綠燈，支道紅燈”狀態(tài)A.主干道有車要求通行，支道也有車要求通行時(shí)，若主干道通行時(shí)間大于等于30秒，切

2、換到“主黃，支紅”，4秒后切換到“主紅，支綠”狀態(tài)。B. 主干道無車要求通行，支道有車要求通行時(shí)，立即切換到“主黃，支紅”， 4秒后切換到“主紅，支綠”。C.其它情況保持“主綠，支紅”。（2）當(dāng)處于“主干道紅燈，支道綠燈”狀態(tài)A. 支道有車要求通行時(shí)，保持“主紅，支綠”狀態(tài)，但最多保持30秒然后自動(dòng)切換到“主紅，支黃”狀態(tài)，4秒后切換到“主綠，支紅”狀態(tài)。B. 支道無車要求通行時(shí)，立即切換到“主紅，支黃”， 4秒后切換到“主綠，支紅”。C.其它情況保持“主綠，支紅”。（3）利用八位七段管碼顯示模塊其中的2位實(shí)現(xiàn)時(shí)間顯示。（4）擴(kuò)展要求：自主設(shè)計(jì)（如改變各交通燈亮滅的時(shí)間，豐富控制邏輯等）二、設(shè)

3、計(jì)思路1. 從題目要求中不難看出交通燈一共有四個(gè)狀態(tài)，分別為主綠，支紅；主黃，支紅；主紅，支綠；主紅，支黃。根據(jù)題目要求得各狀態(tài)之間轉(zhuǎn)換關(guān)系如圖（1）所示圖（1）注：，主干道有車；，主干道無車；，支干道有車；，支干道無車；燈亮?xí)r間； 根據(jù)設(shè)計(jì)要求和系統(tǒng)所具有的功能，并參考相關(guān)的文獻(xiàn)資料，經(jīng)行方案設(shè)計(jì)，可以畫出如圖（2）所示的交通信號燈控制器的系統(tǒng)框圖。 圖（2）三硬件電路設(shè)計(jì)（1）分頻器 分頻器實(shí)現(xiàn)的是將高頻時(shí)鐘信號轉(zhuǎn)換成低頻的時(shí)鐘信號，用于觸發(fā)控制器、計(jì)數(shù)器和掃描顯示電路。本實(shí)驗(yàn)一共用兩個(gè)分頻器，分別實(shí)現(xiàn)的是把50MHz分為1Hz,512Hz的時(shí)鐘信號,前者用于觸發(fā)控制器、計(jì)數(shù)器，后者用于掃

4、描顯示電路。其模塊如圖（3）、圖（4）所示。 圖（3） 分頻器模塊（50MHz分位1Hz） 圖（4）分頻器模塊 （50MHz分位512Hz）（2）控制器設(shè)計(jì)控制器的作用是根據(jù)計(jì)數(shù)器的計(jì)數(shù)值控制發(fā)光二極管的亮、滅，以及輸出倒計(jì)時(shí)數(shù)值給七段數(shù)碼管的分位譯碼電路。本控制器的設(shè)計(jì)方法為利用時(shí)鐘沿的上升沿讀取前級計(jì)數(shù)器的計(jì)數(shù)值，然后作出反應(yīng)。其模塊如圖（5）所示。 圖（5） 控制器模塊（3）計(jì)數(shù)器設(shè)計(jì)這里選用的計(jì)數(shù)器的計(jì)數(shù)范圍為0-64。計(jì)到64秒后，在下一個(gè)時(shí)鐘上升沿回復(fù)到0，開始下一輪計(jì)數(shù)。此外，當(dāng)檢測到reset=1發(fā)生時(shí)，計(jì)數(shù)器異步清零。其模塊如圖（6）所示。圖（6）計(jì)數(shù)器模塊（4）分位譯碼電路

5、設(shè)計(jì) 因?yàn)榭刂破鬏敵龅牡褂?jì)時(shí)數(shù)值可能是1位或者2位十進(jìn)制數(shù)，所以在七段數(shù)碼管的譯碼電路前要加上分位電路（即將其分為2個(gè)1位的十進(jìn)制數(shù)，如27分為2和7，6分為0和6）。其模塊如圖（7）所示。 圖（7）分位譯碼模塊（5）數(shù)碼管驅(qū)動(dòng)設(shè)計(jì) 串行連接，即每個(gè)數(shù)碼管對應(yīng)的引腳都接在一起（如每個(gè)數(shù)碼管的a引腳都接到一起，然后再接到FPGA上的一個(gè)引腳上），通過內(nèi)置的3-8譯碼器來選擇控制相應(yīng)數(shù)碼管的亮、滅（實(shí)驗(yàn)箱為共陰極數(shù)碼管）。其模塊如圖（8）所示。 圖（7）數(shù)碼管驅(qū)動(dòng)模塊（6）管腳鎖定信號名稱對應(yīng)FPGA管腳名說明50MHzL1基準(zhǔn)時(shí)鐘Segout10J4七段數(shù)碼管aSegout11H6七段數(shù)碼管bS

6、egout12H5七段數(shù)碼管cSegout13H4七段數(shù)碼管dSegout14H3七段數(shù)碼管eSegout15G7七段數(shù)碼管fSegout16G6七段數(shù)碼管gLed_sel0G5數(shù)碼管選擇控制端0Led_sel1G3數(shù)碼管選擇控制端1Led_sel2F4數(shù)碼管選擇控制端2MRD3主干道紅燈MYD4主干道黃燈MGD5主干道綠燈BRE3支干道紅燈BYE4支干道黃燈BGF3支干道綠燈SME15主干道通車請求開關(guān)SRB14支干道通車請求開關(guān) 表（1）管腳鎖定表根據(jù)管腳鎖定表，鎖定各管腳。下圖為交通燈控制器的頂層文件連接圖（鎖定管腳）圖（8）交通燈控制器的頂層文件連接圖（鎖定管腳）四、程序設(shè)計(jì)（1）分頻

7、器的設(shè)計(jì)A、50MHz分為1Hz的時(shí)鐘信號library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin isport( clk:in std_logic; finout:out std_logic);end fenpin;architecture bhv of fenpin is signal tmp:INTEGER RANGE 0 TO 49999999;begin process(clk)beginif clk'event and clk='1' then

8、 if tmp=49999999 then tmp<=00000000; else tmp<=tmp+1; end if; if tmp<25000000 then finout<='0' else finout<='1' end if;end if;end process;end bhv;B、50MHz分為512Hz的時(shí)鐘信號library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin123 isport (clk: i

9、n std_logic; clkfen: out std_logic);end fenpin123;architecture fenpin of fenpin123 issignal clk_mid: std_logic;begin process(clk) variable data:integer range 0 to 48828; if clk'event and clk='1' then if data=48828 then data:=0; clk_mid<=not clk_mid; else data:=data+1; end if; end if;

10、clkfen<=clk_mid;end process;end fenpin;（2）控制器設(shè)計(jì)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH;ENTITY traffic IS PORT( CLK , SM , SB : IN BIT; MR,MY,MG,BR,BY,BG : OUT BIT; reset:OUT std_logic; CountNum:in INTEGER RANGE 0 TO 64; Num:out INTEGER RAN

11、GE 0 TO 31 );END traffic;ARCHITECTURE BEHAV OF traffic IS TYPE STATE_TYPE IS (A,B,C,D); SIGNAL STATE : STATE_TYPE ; BEGIN CNT:PROCESS(CLK,SM,SB,CountNum) BEGIN IF CLK'EVENT AND CLK='1' THEN CASE STATE IS WHEN A => MR<='0'MY<='0'MG<='1'-主綠支紅 BR<='

12、;1'BY<='0'BG<='0' RESET<='0' IF (SB AND SM)='1' THEN IF CountNum<=29 THEN Num<=30-CountNum; ELSE STATE<=B;RESET<='1' END IF; END IF; IF (SB AND(NOT SM)='1' THEN STATE<=B;RESET<='1' END IF; WHEN B => MR<='

13、;0'MY<='1'MG<='0'-主黃支紅 BR<='1'BY<='0'BG<='0' RESET<='0' IF CountNum<=3 THEN Num<=4-CountNum; ELSE STATE<=C;RESET<='1' END IF; WHEN C => MR<='1'MY<='0'MG<='0'-主紅支綠 BR<='

14、;0'BY<='0'BG<='1' RESET<='0' IF (SB AND SM)='1' THEN IF CountNum<=29 THEN Num<=30-CountNum; ELSE STATE<=D;RESET<='1' END IF; END IF; IF SB='0' THEN STATE<=D;RESET<='1' END IF; WHEN D => MR<='1'MY<

15、='0'MG<='0'-主紅支黃 BR<='0'BY<='1'BG<='0' RESET<='0' IF CountNum<=3 THEN Num<=4-CountNum; ELSE STATE<=A;RESET<='1' END IF; WHEN OTHERS=>STATE<=A; END CASE; END IF; END PROCESS CNT;END BEHAV;（3）計(jì)數(shù)器設(shè)計(jì)LIBRARY IEEE; US

16、E IEEE.STD_LOGIC_1164.ALL; ENTITY counter IS PORT (clk:IN STD_LOGIC; reset:in std_logic; countNum:BuFFeR INTEGER RANGE 0 TO 64);END;ARCHITECTURE behavior OF counter IS BEGINprocess(reset,Clk)BEGINIF Reset='1' THEN countNum<=0;ELSIF rising_edge(Clk) THENIF countNum=64 THEN countNum<=0;E

17、LSEcountNum<=countNum+1;END IF;END IF;END PROCESS;END;（4）分位譯碼電路設(shè)計(jì)LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH; ENTITY FENWEI ISPORT(Numin:IN integer RANGE 0 TO 31;NumA,NumB:OUT Integer RANGE 0 to 9);END;ARCHITECTURE behavior OF FENWEI IS BEGIN

18、process(Numin)BEGINIF Numin>=30 THENNumA<=3;NumB<=Numin-30;ELSIF Numin>=20 THENNumA<=2;NumB<=Numin-20;ELSIF Numin>=10 THENNumA<=1;NumB<=Numin-10;ELSE NumA<=0;NumB<=Numin;END IF;END PROCESS;END;（5）數(shù)碼管驅(qū)動(dòng)設(shè)計(jì)LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY bcd_data ISPOR

19、T(bcd_data:in STD_LOGIC_VECTOR(3 downto 0); segout: out STD_LOGIC_VECTOR(6 downto 0);END;ARCHITECTURE behavior OF bcd_data IS BEGINprocess(bcd_data)BEGINcase bcd_data is when "0000"=>segout<="1111110" when "0001"=>segout<="0110000" when "0010&

20、quot;=>segout<="1101101" when "0011" =>segout<="1111001" when "0100" =>segout<="0110011" ; when "0101"=>segout<="1011011" ; when "0110"=>segout<="1011111" ; when "0111"=&

21、gt;segout<="1110000" ; when "1000" =>segout<="1111111" ; when "1001" =>segout<="1111011" when others =>null;END CASE;END PROCESS;END;LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_unsigned.ALL; ENTITY dtsm ISPORT(clk:i

22、n STD_LOGIC; NumA,NumB: in STD_LOGIC_VECTOR(3 downto 0); segout1:out STD_LOGIC_VECTOR(6 downto 0); led_sel:out STD_LOGIC_VECTOR(2 downto 0);END dtsm;architecture bhv of dtsm iscomponent bcd_data is port (bcd_data:in STD_LOGIC_VECTOR(3 downto 0); segout:out STD_LOGIC_VECTOR(6 downto 0);end component;

23、 signal x:STD_LOGIC_VECTOR(3 downto 0); signal Q:STD_LOGIC;beginp1:process(clk)beginif clk'event and clk ='1' then if Q='1' THEN Q<='0' ELSE Q<='1' END IF;end if;end process;p2:process(Q) begin case Q iswhen'0'=>led_sel<="010"x<=NumB;when'1'=>led_sel<="001"x<=NumA;when others=>null;end case;end process;u