2010南京信息工程大學(xué)《計(jì)算機(jī)組成原理》試卷B

1、南京信息工程大學(xué)試卷 20092010學(xué)年 第 2 學(xué)期 計(jì)算機(jī)組成原理 課程試卷(b卷) 本試卷共 4 頁；考試時(shí)間 120 分鐘；任課教師 ；出卷時(shí)間 2010 年 6 月 計(jì)算機(jī)與軟件 學(xué)院 網(wǎng)絡(luò)工程 專業(yè) 2008 年級(jí) 1、2 班 學(xué)號(hào) 姓名 得分 一、填空題 (每空1分，共 20 分)1、計(jì)算機(jī)系統(tǒng)是一個(gè)由 、 組成的多級(jí)層次結(jié)構(gòu)，它通常由 程序級(jí)、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、匯編語言級(jí)、高級(jí)語言級(jí)組成，每一級(jí)上都能進(jìn)行程序設(shè)計(jì)，且得到下面各級(jí)的支持。2、存儲(chǔ)_并按_順序執(zhí)行，這是 型計(jì)算機(jī)的工作原理。3、雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器。前者采用 并行技術(shù)，后者采用 并行

2、技術(shù)。4、主存與cache的地址映射有 、 、 三種方式。5、按照主存-外存層次的信息傳送單位不同，虛擬存儲(chǔ)器有 、 、 三類。6、指令格式是指令字用 代碼表示的結(jié)構(gòu)形式，通常由 字段和 字段組成。7、硬布線控制器的基本思想是：某一 是指令操作碼譯碼輸出、時(shí)序信號(hào)和狀態(tài)條件信號(hào)的邏輯函數(shù)，即用布爾代數(shù)寫出邏輯表達(dá)式，然后用 和 等器件實(shí)現(xiàn)。 二、選擇題 (每小題 1分，共 10分)1、計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器系統(tǒng)是指_。a ram存儲(chǔ)器 b rom存儲(chǔ)器 c 主存儲(chǔ)器 d 主存儲(chǔ)器和外存儲(chǔ)器2、相聯(lián)存儲(chǔ)器是按_進(jìn)行尋址的存儲(chǔ)器。a 地址方式 b 堆棧方式 c 內(nèi)容指定方式 d 地址方式與堆棧方式3

3、、主存儲(chǔ)器和cpu之間增加cache的目的是_。a 解決cpu和主存之間的速度匹配問題b 擴(kuò)大主存儲(chǔ)器容量c 擴(kuò)大cpu中通用寄存器的數(shù)量d 既擴(kuò)大主存儲(chǔ)器容量，又?jǐn)U大cpu中通用寄存器的數(shù)量4、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用_。 a 通用寄存器 b 堆棧 c 存儲(chǔ)器 d 外存5、雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀/寫沖突。 a. 左端口與右端口的地址碼不同 b. 左端口與右端口的地址碼相同 c. 左端口與右端口的數(shù)據(jù)碼不同 d. 左端口與右端口的數(shù)據(jù)碼相同6、微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。 a. 每一條機(jī)器指令由一條微指令來執(zhí)行 b. 每一條機(jī)器指令由一段微指

4、令編寫的微程序來解釋執(zhí)行 c. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行 d. 一條微指令由若干條機(jī)器指令組成7、二地址指令中，操作數(shù)的物理位置可安排在_。a 棧頂和次棧頂b 兩個(gè)主存單元 c 一個(gè)主存單元和一個(gè)寄存器 d 兩個(gè)寄存器8、指令系統(tǒng)采用不同尋址方式的目的是_。a 實(shí)現(xiàn)存儲(chǔ)程序和程序控制b 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性c 可直接訪問外存d 提供擴(kuò)展操作碼的可能并降低指令譯碼的難度9、在cpu中跟蹤指令后繼地址的寄存器是_。a 主存地址寄存器 b 程序計(jì)數(shù)器 c 指令寄存器 d 狀態(tài)條件寄存器10、采用虛擬存儲(chǔ)器的主要目的是_。a 提高主存儲(chǔ)器的存取速度 b 擴(kuò)大主

5、存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度 c 提高外存儲(chǔ)器的存取速度 d 擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間 三、簡(jiǎn)述題 (每小題10分，共20分)1、設(shè)有8位有效信息，如果采用海明校驗(yàn)，至少需要設(shè)置多少個(gè)校驗(yàn)位？應(yīng)放在那些位置上？說明編碼方法并分析所選方案具有怎樣的驗(yàn)錯(cuò)和糾錯(cuò)能力。2、cache的基本原理四、應(yīng)用題(每小題10分，共30分)1、已知某8位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18位，若使用4k×4位ram芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：（1） 若每個(gè)摸條為32k×8位，共需幾個(gè)模塊條？（2） 每個(gè)模塊內(nèi)共有多少片ram芯片？（3） 主存共需多少r

6、am芯片？cpu如何選擇各模塊條？2、如圖1表示使用快表（頁表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存儲(chǔ)器中，其中容量為8個(gè)存儲(chǔ)單元。問：（1） 當(dāng)cpu 按虛擬地址1去訪問主存時(shí)，主存的實(shí)地址碼是多少？（2） 當(dāng)cpu 按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少？（3） 當(dāng)cpu 按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少？圖 13、cpu的地址總線16根(a15a0，a0為低位)，雙向數(shù)據(jù)總線8根(d7d0)， 控制總線中與主存有關(guān)的信號(hào)有mreq(允許訪存， 低電平有效)，r/w(高電平為讀 命令，低電平為寫命令)。主存地址空間分配如下：08191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；819232767為用戶程序區(qū)；最后(最大地址)2k地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進(jìn)制，按字節(jié)編址。現(xiàn)有如下存儲(chǔ)器芯片：eprom：8k×8位(控制端僅有cs);sram：16k×1位，2k×8位，4k×8位，8k×8位.請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯(可選用門電路及38譯碼器74ls138)與cpu 的連接，說明選哪些存儲(chǔ)器芯片，選多少片。五、 分析題 (共20分)1、簡(jiǎn)述表1中sta指令的指令周期的工作過程 表