[工學]multisim 教案

1、.8.5 組合邏輯電路的冒險現(xiàn)象 由于組合邏輯電路的設計都是在輸入、輸出處于穩(wěn)定的邏輯電平下進行的，因此，為了保證系統(tǒng)工作的可靠性，有必要考察在輸入信號邏輯電平發(fā)生變化的瞬間，電路是怎樣工作的。在較復雜的電路系統(tǒng)中，如果競爭冒險產(chǎn)生的尖峰脈沖使后級電路產(chǎn)生錯誤動作，就會破壞原有的設計功能。由于引線和器件傳輸與變換時存在延遲，因此，輸出并不一定能立即達到預定的狀態(tài)并立即穩(wěn)定在這一狀態(tài)，可能要經(jīng)歷一個過渡過程，其間邏輯電路的輸出端有可能會出現(xiàn)不同于原先所期望的狀態(tài)，產(chǎn)生瞬時的錯誤輸出，這種現(xiàn)象稱為險象。險象分邏輯險象和功能險象兩類。由邏輯競爭所引起的險象稱邏輯險象，而由功能競爭所引起的險象稱功能險

2、象。邏輯險象是由單個輸入信號的變化引起的，而功能險象則是由多個輸入信號“同時”變化引起的。例8.4 觀察邏輯函數(shù)的競爭冒險。1) 原理當函數(shù)表達式為或時，變量X的變化會引起險象。據(jù)此可用以下兩種方法來判斷是否存在邏輯險象。在卡諾圖中，函數(shù)表達式的每個積項(或和項)對應于卡諾圖上的一個卡諾圈。如果兩個卡諾圈存在相切部分，且相切部分又未被其他卡諾圈包含，那么該電路必然存在險象。因為電路的邏輯表達式在A=C=0時，所以B的變化會產(chǎn)生險象。而A、B不論怎樣變化，都不會出現(xiàn)，所以當C變化時，不會引起險象。 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中非門74LS04D和二輸入與

3、門74LS08J。(2) 在元(器)件庫中單擊MISC，再單擊門電路，選中三輸入或門OR3。(3) 在元(器)件庫中單擊Sources(信號源)，選中方波發(fā)生器。為了便于觀察冒險現(xiàn)象，用方波發(fā)生器輸出做變量B的輸入，將輸入變量A、C接地。(4) B變量輸入端和電路輸出端F信號送到示波器。創(chuàng)建圖8-9所示的用非門、與門、或門構成的邏輯函數(shù)的組合邏輯電路。 圖8-9 數(shù)字邏輯電路3) 觀測輸出雙擊方波發(fā)生器圖標，設置電壓為5 V，頻率為1 kHz。雙擊示波器圖標，啟動仿真開關，可得到示波器輸出波形，如圖8-10所示。由電路的邏輯表達式可知F=1，而觀察發(fā)現(xiàn)，在輸入信號B由1到0變化時，輸出F會出現(xiàn)

4、非常短暫的負脈沖，這說明產(chǎn)生了險象。 圖8-10 輸入及輸出波形 8.6 觸 發(fā) 器 1驗證基本RS觸發(fā)器的邏輯功能1) 創(chuàng)建電路由兩個與非門構成的基本RS觸發(fā)器如圖8-11所示。7400N中管腳1、5為RS觸發(fā)器的輸入R、S；管腳3、6為RS觸發(fā)器的輸出、Q。 圖8-11 基本RS觸發(fā)器 (1) 在元(器)件庫中單擊TTL，再單擊74系列，選取與非門7400N。在元(器)件庫中單擊Basic(基本元(器)件)，然后單擊SWITCH，再單擊SPDT，選取兩個開關J6、J7。在元(器)件庫中單擊Sources(信號源)，取一個電源V4和地。電源V4設置為5 V。(2) 因為開關J6和J7“Key

5、=Space”，所以按空格鍵可改變開關位置。為了便于控制，雙擊開關J7圖標，打開SWITCH對話框，在對話框Value頁中的Key for Switch欄下拉菜單中選擇字母符號A，則“Key=A”。也可以選擇不同字母符號或者數(shù)字符號，來表示對應開關的開關鍵。(3) 在元(器)件庫中單擊指示器件，選小燈泡來顯示數(shù)據(jù)。連接電路如圖8-11所示。 2) 觀測輸出通過兩個開關改變輸入數(shù)據(jù)，按對應的開關的開關鍵符號，即可改變開關位置，從而改變輸入數(shù)據(jù)，電源V4和地分別表示數(shù)據(jù)1和0。小燈泡亮表示數(shù)據(jù)為“1”，小燈泡滅表示數(shù)據(jù)為“0”。 當觸發(fā)器的輸入R=0、S=1時，觸發(fā)器的輸出Q=0、=1。只要不改變

6、開關J6、J7的狀態(tài)，RS觸發(fā)器的輸出和Q將保持不變。取其他輸入數(shù)據(jù)，即可列出RS觸發(fā)器真值表。RS觸發(fā)器真值表如表8-2所示。 RSQ01010111不變00不允許2. 驗證JK觸發(fā)器的邏輯功能JK觸發(fā)器的電路如圖8-12所示。 圖8-12 JK觸發(fā)器 1) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中JK觸發(fā)器7473N。(2) 在元(器)件庫中單擊Sources(信號源)，選中方波發(fā)生器V2、電源V1和地。方波發(fā)生器V2設置電壓為5 V，頻率1 kHz。電源V1設置電壓為5 V。(3) 在元器件庫中單擊Basic(基本元器件)，然后單擊SWITCH，再單擊SPDT，選

7、取開關J1、J2和J3。為了便于控制，選擇不同字母符號或者數(shù)字符號來表示對應的開關的開關鍵。J1用空格鍵控制，J2用A鍵控制，J3用B鍵控制(4) 在儀器庫中選取邏輯分析儀。(5) 在圖8-12中，JK觸發(fā)器的輸入端1J、1K，清零端1CLR分別由開關J1、J2、J3控制。CLR是清零端，低電平時清零。時鐘1CLK由信號源方波發(fā)生器V2提供。為了便于觀察，可將時鐘信號1CLK、JK觸發(fā)器輸出信號Q和分別接邏輯分析儀的管腳1、2、3。 2) 觀測輸出通過三個開關改變輸入數(shù)據(jù)，按對應開關的開關鍵符號，即可改變開關位置，從而改變輸入數(shù)據(jù)，電源V1和地分別表示數(shù)據(jù)1和0。(1) 改變開關J3，使1CL

8、R=0，觀測清零，輸出波形如圖8-13所示?？梢娸敵鯭清零。 圖8-13 輸出波形(2) 清零端1CLR=1，改變開關J1、J2，使J=K=0，輸出波形如圖8-13所示?？梢娸敵鯭保持原態(tài)。(3) 清零端ICLR=1，改變開關J1、J2，使J=0，K=1，輸出波形如圖8-13所示?？梢娸敵鯭置0。(4) 清零端1CLR=1，改變開關J1、J2，使J=1，K=0，輸出波形如圖8-14所示。可見輸出Q置1(5) 清零端1CLR=1，改變開關J1、J2，使J=K=1，輸出波形如圖8-15所示?？梢娸敵鯭翻轉。 圖8-15 J=K=1時的輸出波形 8.7 同步時序電路分析及設計 時序電路的分析，就是根

9、據(jù)給定的時序邏輯電路的結構，找出該時序電路在輸入信號及時鐘信號作用下，存儲電路狀態(tài)變化規(guī)律及電路的輸出，從而了解該時序電路所完成的邏輯功能。設計同步時序電路時，要根據(jù)具體的邏輯問題要求，用盡可能少的觸發(fā)器及門電路來實現(xiàn)電路。本節(jié)以同步時序電路的設計為例介紹設計過程及仿真測試。例8.5 用JK觸發(fā)器設計一個五進制同步計數(shù)器，狀態(tài)轉移關系如下： 1) 原理(1) 五進制計數(shù)器有五個狀態(tài)，需要三位二進制數(shù)碼，因此需要三個JK觸發(fā)器。設三個JK觸發(fā)器的輸入為1J1K、2J2K、3J3K，輸出為Q3Q2Q1。 根據(jù)要求列出編碼狀態(tài)表如表8-3所示。表8-3 編碼狀態(tài)表 Q3 Q2 Q1 0 0 00 0

10、 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 1 0 1 1 × × × 1 0 1 × × × 1 1 0 0 0 0× × × 用狀態(tài)方程法確定激勵方程。其狀態(tài)方程和激勵方程如下： 檢查多余狀態(tài)的轉移情況如表8-4所示，這說明三個多余狀態(tài)都進入了主循環(huán)，電路能夠自啟動。 表8-4 多余狀態(tài)的轉移Q3 Q2 Q10 1 01 0 01 1 11 0 01 0 10 0 0(2) 由狀態(tài)轉移關系可以求出激勵函數(shù)：1J=，1K=Q3，2J=Q1，2K=1，3J=3K=Q2。(3)

11、 JK觸發(fā)器74LS112D的邏輯符號如圖8-16中器件U1A、U1B、U2A所示，使能端R為置0端，S為置1端，且低電平有效。 2) 創(chuàng)建電路(1) 在元(器)件庫中選三個JK觸發(fā)器74LS112D做記憶元件，選方波發(fā)生器做時鐘脈沖信號。電源V1設置為5 V。(2) 三個JK觸發(fā)器74LS112D從左至右依次為Q1、Q2、Q3，其使能端R、S均接1(V1)，1J接，1K接Q3，2J接Q1，2K接1，3J=3K接Q2。(3) 三個JK觸發(fā)器的時鐘信號都接在方波發(fā)生器 + 端以構成同步計數(shù)。方波發(fā)生器V2設置電壓為5 V，頻率1 kHz。(4) 用邏輯分析儀顯示輸出。連接電路如圖8-16所示。

12、圖8-16 用JK觸發(fā)器設計的五進制同步計數(shù)器 3) 觀測輸出三個JK觸發(fā)器74LS112D的輸出Q均接在邏輯分析儀上，以測試各觸發(fā)器的輸出。電路的輸出波形如圖8-17所示。由輸出波形可以看出Q3Q2Q1的狀態(tài)按000、001、010、101、110循環(huán)，從而構成五進制同步計數(shù)器圖8-17 輸出波形 8.8 集成異步計數(shù)器及其應用 不同型號的計數(shù)器，其功能亦不盡相同，其不同點表現(xiàn)在計數(shù)方式、計數(shù)規(guī)律、預置方式、復位方式、編碼方式等幾個方面。7490是一個二-五-十進制異步計數(shù)器，由一個二進制計數(shù)器和一個五進制異步計數(shù)器構成。7490N的邏輯符號如圖8-18中的器件U3所示。INA是時鐘脈沖輸入

13、端，與QA構成一個二進制計數(shù)器。INB是時鐘脈沖輸入端，與QDQBQC構成一個五進制計數(shù)器。R01、R02是異步清零控制端，且高電平有效，當R01、R02同時為高電平時清零。R91、R92是異步置9控制端，且高電平有效，當R91、R92同時為高電平時置9。通過簡單的外部連接可以構成十進制計數(shù)器。由于7490D有8421BCD碼和5421BCD碼兩種接法，因此產(chǎn)生清零脈沖和置9脈沖的譯碼電路是不同的。若需要構成10以內(nèi)其他進制計數(shù)器，只需把計數(shù)輸出加上適當門電路反饋到R01、R02、R91和R92即可。 例8.6 用7490N構成一個8421BCD碼十進制計數(shù)器。1) 原理 計數(shù)輸入端 INA接

14、外來時鐘，將計數(shù)輸入端INB和QA相連，QD為高位輸出，QA為低位輸出，則構成8421BCD碼計數(shù)器。由7490N的功能可知：R01、R02兩個置零輸入端同時接高電平1(VCC)時，計數(shù)器清零；R91、R92兩個置9輸入端同時接高電平1(VCC)時，計數(shù)器置9。構成十進制計數(shù)器時，將R01、R02、R91、R92全接低電位。 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中計數(shù)器7490N。(2) 取方波信號作為時鐘計數(shù)輸入。雙擊信號發(fā)生器圖標，設置電壓V2為5 V，頻率為0.1 kHz。 (3) 在元(器)件庫中單擊顯示器件選中帶譯碼的七段LED數(shù)碼管U4，管腳4接QD

15、，管腳3接QC，管腳2接QB，管腳1接QA。7490N構成的8421BCD碼十進制計數(shù)器電路如圖8-18所示。 圖8-18 用7490N構成的十進制計數(shù)器 3) 觀測輸出(1) 啟動仿真開關，數(shù)碼管循環(huán)顯示0，1，2，3，4，5，6，7，8，9。調整計數(shù)脈沖頻率，可改變數(shù)碼管顯示速度。(2) 也可以用邏輯分析儀測試電路的輸出波形來驗證分析的結果。邏輯分析儀測試的電路的輸出波形如圖8-19所示，顯然輸出也按0000、0001、0010、0011、0100、0101、0110、0111、1000、1001的順序循環(huán)，構成8421BCD碼十進制計數(shù)器。圖8-19 邏輯分析儀測試的電路的輸出波形 例8

16、.7 用7490N實現(xiàn)模54計數(shù)器。1) 原理實現(xiàn)模54計數(shù)器需用兩片7490N。當采用兩片7490N級連時，可以構成一百進制計數(shù)器。然后利用清零端R01、R02或利用置9端R91、R92，去掉46(9954)個多余狀態(tài)，電路連接的方法有很多。也可以分解成M=54=6´9，構成異步電路。下面我們以利用異步清零構成電路為例進行仿真，其他電路留給讀者自行設計、仿真。 2) 創(chuàng)建電路(1) 需要選擇兩片7490N計數(shù)器，7490N U7為個位，7490N U6為十位，7490N U7、7490N U6兩個置9輸入端R91、R92計數(shù)輸出時全接低電位。INA為計數(shù)輸入，將INB和QA相連，則

17、QD為高位輸出，QA為低位輸出，先將個位、十位全部構成8421BCD碼十進制計數(shù)器。(2) 時鐘脈沖取方波信號輸出，接7490N U7(個位)計數(shù)輸入端INA，7490N U7(個位)的QD接7490N U6(十位)計數(shù)輸入端INA，構成8421BCD碼一百進制計數(shù)器。 (3) 7490N U7、 7490N U6兩個清零輸入端R01、R02接清零信號。因為7490N是異步清零，所以當7490N U6(高位)QDQCQBQA=0101，7490N U7(低位)QDQCQBQA=0100時取清零信號。與門U2取U6(高位)QCQA和U7(低位)QC之與。 (4) 在顯示器件庫中選用兩個帶譯碼的七

18、段LED數(shù)碼管U8和U9。管腳4接QD，管腳3接QC，管腳2接QB，管腳1接QA。7490N實現(xiàn)模54計數(shù)器電路，如圖8-20所示。 圖8-20 7490N實現(xiàn)模54計數(shù)器 8.9 集成同步計數(shù)器及其應用 集成同步計數(shù)器74LS160(異步清零)、74LS162(同步清零)為十進制計數(shù)器，74LS161(異步清零)、74LS163(同步清零)為四位二進制計數(shù)器，它們都是邊沿觸發(fā)的同步加法計數(shù)器。CLR為清零端，LOAD為置數(shù)端，一般均以低電平為有效電平。若需要構成其他進制計數(shù)器，只需把計數(shù)輸出加上適當門電路反饋到異步清零端CLR或同步置數(shù)LOAD即可。 例8.8 用四位二進制計數(shù)器74163N

19、構成十進制計數(shù)器。1) 原理74163N為同步清零、同步預置的同步四位二進制計數(shù)器。74163N的邏輯符號如圖8-21中器件U1所示。CLR為同步清零端；LOAD為同步置數(shù)端；ENT、ENP為計數(shù)控制端，且高電平為有效電平；D、C、B、A為預置數(shù)據(jù)輸入端；QDQCQBQA為輸出端，RCO為進位端，且逢十六進一。 圖8-21 74163N構成的十進制計數(shù)器 2) 創(chuàng)建電路(1) 在元(器)件庫中選中74163N，再利用同步置數(shù)的LOAD構成十進制計數(shù)器，故取清零端CLR、計數(shù)控制端ENP、ENT接高電平1(VCC)。(2) 取方波信號作為時鐘計數(shù)輸入。雙擊信號發(fā)生器圖標，設置電壓V1為5 V，頻

20、率為0.1 kHz。(3) 送數(shù)端LOAD同步作用，設并行數(shù)據(jù)輸入DCBA=0000，LOAD取QDQA的與非，當QDQCQBQA=1001時，LOAD=0，等待下一個時鐘脈沖上升沿到來，將并行數(shù)據(jù)DCBA=0000置入計數(shù)器。(4) 在元(器)件庫中單擊顯示器件選中帶譯碼的七段LED數(shù)碼管U3。連接電路如圖8-21所示。 3) 觀測輸出啟動仿真開關，數(shù)碼管循環(huán)顯示0，1，2，3，4，5，6，7，8，9。仿真輸出也可以用邏輯分析儀觀察。雙擊信號發(fā)生器圖標，頻率改為1 kHz。將74163N時鐘輸入CLK、輸出QAQBQCQD及RCO進位從上到下依次接邏輯分析儀，雙擊邏輯分析儀圖標，電路輸出波形

21、如圖8-22所示。顯然輸出QDQCQBQA按0000、0001、0010、0011、0100、0101、0110、0111、1000、1001循環(huán)，且QDQCQBQA=1001時，RCO無進位輸出。 圖8-22 邏輯分析儀的輸出波形 例8.9 用兩塊集成計數(shù)器74160N實現(xiàn)六十進制計數(shù)器74160N的邏輯符號如圖8-23中器件U14、U13所示。CLR為異步清零端；LOAD為同步置數(shù)端，且均低電平為有效電平；ENT、ENP為計數(shù)控制端，且高電平為有效電平；D、C、B、A為預置數(shù)據(jù)輸入端；QDQCQBQA為輸出端；RCO為進位端，且逢十進一。 圖8-23 六十進制計數(shù)器 1) 原理74160N

22、為異步清零、同步預置的十進制計數(shù)器。實現(xiàn)模60計數(shù)器，需用兩片74160N。當采用兩片74160N級連時，可以構成一百進制計數(shù)器。然后利用異步清零端CLR或利用同步置數(shù)LOAD，去掉40(100-60)個多余狀態(tài)，電路連接的方法有很多。也可以分解成M=60=6´10，構成異步電路。下面我們以利用同步置數(shù)LOAD構成電路為例進行仿真，其他電路留給讀者自行設計、仿真。 2) 創(chuàng)建電路(1) 在器件庫中選中兩個74160N，其中U13為低位，U14為高位。U13(低位)的清零端CLR和計數(shù)控制端ENP、ENT接高電平(VCC)。U14(高位)的清零端CLR接高電平(VCC)。U14(高位)

23、計數(shù)控制端ENP、ENT應接74160N U13(低位)進位輸出RCO端，構成8421BCD碼一百進制計數(shù)器。(2) 時鐘脈沖取方波信號V5作為74160N U13(低位)的計數(shù)輸入，CLK=1 kHz。 (3) 由于送數(shù)端LOAD同步作用，U14(高位)和U13(低位)輸入端的數(shù)據(jù)DCBA都取0000，LOAD取U14(高位)QCQA和U13(低位)QDQA的與非，即當U14(高位)QDQCQBQA=0101，U13(低位)QDQCQBQA=1001時，LOAD=0，下一個時鐘脈沖上升沿到來，計數(shù)器置入并行數(shù)據(jù)0000,0000。 (4) 用兩個帶譯碼七段LED數(shù)碼管接QDQCQBQA。由7

24、4160N構成的六十進制計數(shù)器如圖8-23所示3) 觀測輸出啟動仿真開關，數(shù)碼管循環(huán)顯示00，01，59。 8.10 移位寄存器及其應用 例8.10 用74194N構成反饋移位型序列信號發(fā)生器。1) 原理74194N是4位通用移位寄存器，具有左移、右移、并行置數(shù)、保持、清除等多種功能。74194N的邏輯符號如圖8-24中器件U4所示。CLR為異步清零端，且低電平有效，SR為右移串行數(shù)據(jù)輸入端，SL為左移串行數(shù)據(jù)輸入端，D、C、B、A為預置數(shù)據(jù)輸入端，QAQBQCQD為輸出端。工作方式由S1S0控制：異步清零輸入端CLR=1(VCC)，當S1S0=10時，在時鐘脈沖CLK上升沿作用下，實現(xiàn)左移位

25、操作；當S1S0=01時，在時鐘脈沖CLK上升沿作用下，實現(xiàn)右移位操作；當S1S0=00時，不實現(xiàn)移位操作，處于保持狀態(tài)；當S1S0=11時，在時鐘脈沖CLK上升沿作用下，實現(xiàn)送數(shù)操作。 2) 創(chuàng)建電路(1) 在元器件庫中選中74194N。(2) 時鐘脈沖輸入取頻率f=1 kHz的方波信號。(3) 在元(器)件庫中選中數(shù)選器74153N，用它實現(xiàn)反饋函數(shù)。對74153N進行如下設置：使能端EN接地；數(shù)據(jù)輸入0端接1，數(shù)據(jù)輸入1端接QD，數(shù)據(jù)輸入2端接1，數(shù)據(jù)輸入3端接0；地址1端接QA，地址0端接QC；數(shù)選器74153N輸出1Y(7端)作為反饋函數(shù)送到左移串行輸入端SL。 (4) 74194N

26、輸出QAQBQCQD從上到下依次接邏輯分析儀。電路如圖8-24所示。 圖8-24 反饋移位型序列信號發(fā)生器 3) 觀測輸出啟動仿真開關，雙擊邏輯分析儀圖標，觀察輸出波形，如圖8-25所示。由電路輸出波形可知：QA、QB、QC、QD輸出的序列全按100111循環(huán)，只是初始相位不同，且QAQBQCQD依次實現(xiàn)左移位操作。 圖8-25 輸出波形8.11 電阻網(wǎng)絡DAC設計 數(shù)/模轉換就是把在時間上和幅度上離散的數(shù)字量轉換為連續(xù)變化的模擬量(電流或電壓)，實現(xiàn)這一轉換的電路或器件稱作數(shù)/模轉換器，又稱D/A轉換器(DAC)。例8.11 用T型電阻網(wǎng)絡設計一個DAC。1) 原理四位T型電阻網(wǎng)絡D/A轉換

27、器如果Rf=3R, Vo可表示為 四位倒T型R-2R電阻網(wǎng)絡DAC中同樣也只有R和2R兩種阻值，其電路特點為：基準電壓為-VR；Di=1時電流流向運算放大器，Di=0時電流流向地。電源所提供的電流是恒定的。如果Rf=R由倒T型電阻網(wǎng)絡得出，則 2) 創(chuàng)建電路 (1) 在元(器)件庫中單擊Basic(基本元器件)，再單擊電阻，R1、R2、R3取1 kohm，R10、R11、R12、R13、R14、R15取2 kohm。(2) DAC輸入D3、D2、D1、D0由字信號發(fā)生器產(chǎn)生?？拷\放U1的數(shù)據(jù)為高位(D3)接字信號發(fā)生器高位(3端)。電路如圖8-26所示。 圖8-26 T型電阻網(wǎng)絡DAC 3)

28、 觀測輸出啟動仿真開關，雙擊字信號發(fā)生器圖標，設置參數(shù)，通過字信號發(fā)生器的輸入數(shù)據(jù)為00000111遞增。雙擊示波器圖標，觀測輸出波形為階梯形波，如圖8-27所示。 圖8-27 T型電阻網(wǎng)絡DAC構成的梯形波發(fā)生器 8.12 555定時器及其應用 555定時器有TTL型和CMOS型兩類產(chǎn)品，它們的功能和外部引腳排列完全相同。LM555H定時器的邏輯符號如圖8-28中的器件U1所示。管腳1為接地端GND。管腳2為低電平觸發(fā)輸入端TRI。該端電平低于VCC/3(或VCO/2)時，輸出Q為高電平。管腳3為輸出端OUT。 管腳4為復位端RST。RST0時，Q0。管腳5為控制電壓輸入端CON。管腳6為高

29、電平觸發(fā)端THR。該端電平高于2VCO/3 (或VCO)時，輸出Q為低電平。管腳7為放電端DIS。管腳8為電源VCC。當管腳5外接控制電壓VCO時，管腳6的比較電壓為VCO，管腳2的比較電壓為VCO/2。 例8.12 利用LM555H定時器設計多諧振蕩器。1) 原理當LM555H定時器按圖8-28所示電路連接時，就構成了自激多諧振蕩器，其中R1和R2是外接定時電阻，C2是外接定時電容。圖中電阻R1、R2及電容C2構成充放電回路，當VC2>2VCC/3時，555內(nèi)部三極管導通，電容C2通過電阻R2放電；當VC2<VCC/3時，555內(nèi)部三極管截止，電容開始充電。負脈沖寬度TWL=0.

30、7R2C2，正脈沖寬度TWH=0.7(R1+R2)C2，振蕩頻率f=1/0.7(R1+2R2)C2。 圖8-28 用555定時器構成的多諧振蕩器 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊MIXED(混合集成電路)，再單擊555，選中LM555H芯片，單擊OK確認。(2) 在元(器)件庫中單擊Basic(基本元器件)，選取電阻R1、R2以及電容C2。 (3) 管腳5端CON通過C1=0.01uF懸空，管腳4端RST通過V1接高電位，將定時電容C2上的電位信號和3端OUT輸出信號接示波器。由LM555H定時器構成的多諧振蕩器如圖8-28所示。 3) 觀測輸出啟動仿真開關，雙擊示波器圖標，可得輸出

31、波形，如圖8-29所示。鋸齒波形為電容C2上的電位信號，矩形波為 3端OUT電位信號，顯然電路毋需激勵，自動產(chǎn)生脈沖信號。 移動示波器指針1和指針2，可測量負脈沖寬度TWL、正脈沖寬度TWH和振蕩頻率f。 圖8-29 定時電容C2上和3端OUT電位信號波形 例8.13 利用LM555H定時器設計施密特電路。 1) 原理將LM555H定時器管腳6(高電平觸發(fā)端THR)和管腳2(低電平觸發(fā)輸入端TRI)連接在一起作為輸入，輸出端OUT作為輸出(或放電端DIS通過上拉電阻作為輸出)，便可構成施密特觸發(fā)器。由555內(nèi)部結構可知，當管腳2、6電壓大于2VCC/3(VT+)時，輸出為低電位，當管腳2、6電

32、壓小于1VCC/3(VT-)時，輸出為高電位。取VCC=5 V，則VT+ =2VCC/3=3.3 V，VT- =VCC/3=1.7 V，回差電壓VT =VCC/3=1.7 V。 2) 創(chuàng)建電路(1) 連接圖8-27所示電路, 管腳5端CON通過C1=0.01 uF懸空，管腳4端RST通過VCC接高電位，7端懸空。 (2) 信號發(fā)生器產(chǎn)生三角波，幅值電壓取5 V。LM555H的6端THR和2端THI接信號發(fā)生器的+端，信號發(fā)生器輸出信號做LM555H的輸入信號。(3) 將信號發(fā)生器輸出信號和LM555H的3端OUT輸出信號接示波器。用LM555H定時器構成的施密特電路如圖8-30所示。 圖8-3

33、0 555定時器構成的施密特電路 3) 觀測輸出啟動仿真開關，雙擊示波器圖標，可得輸出波形如圖8-31所示，顯然將三角波變成矩形波信號，且狀態(tài)變化時刻輸入電位不同。移動示波器指針1和指針2，可測量觀察輸入、輸出波形及狀態(tài)變化時刻，測量VT+和VT-，計算回差電壓VT。 圖8-31 555定時器構成的施密特電路的輸出波形 8.13 數(shù)字電路綜合設計數(shù)字鐘 1任務要求(1) 設計一個具有“時”、“分”、“秒”的十進制數(shù)字顯示(小時從0023)的計時器；(2) 具有手動校時、校分的功能；(3) 用74系列中小規(guī)模集成器件去實現(xiàn)。 2數(shù)字計時器的基本工作原理數(shù)字式計時器一般都由振蕩器、分頻器、譯碼器、

34、顯示器等幾部分組成。其中，振蕩器和分頻器組成標準秒信號發(fā)生器，由不同進制的計數(shù)器、譯碼器和顯示器組成計時系統(tǒng)。秒信號送入計數(shù)器進行計數(shù)，把累計的結果以“時”、“分”、“秒”的數(shù)字顯示出來?！皶r”顯示由二十四進制計數(shù)器、譯碼器和顯示器構成；“分”和“秒”顯示分別由六十進制計數(shù)器、譯碼器和顯示器構成。數(shù)字鐘原理框圖如圖8-32所示。 圖8-32 數(shù)字鐘原理框圖1) 振蕩器振蕩器是計時器的核心，振蕩器的穩(wěn)定度和頻率的精準度決定了計時器的準確度，因此通常選用石英晶體來構成振蕩器電路。一般來說，振蕩器的頻率越高，計時的精度就越高，但耗電量將增大。故設計者在設計電路時，一定要根據(jù)需要設計出最佳電路。圖8-

35、33所示電路的振蕩頻率是100 kHz，把石英晶體串接于由非門U1A和U2A組成的振蕩反饋電路中，非門U3C是振蕩器整形緩沖級。憑借與石英晶體串聯(lián)的微調電容C1，可以對振蕩器頻率作微量的調節(jié)。 圖8-33 晶體振蕩器如果精度要求不高，可采用集成電路555定時器與RC組成的多諧振蕩器，如圖8-34所示。振蕩頻率f=1000 Hz，R3為可調電位器，微調R3可調1000 Hz輸出。 圖8-34 用555構成的振蕩器 2) 分頻器分頻器的功能主要有兩個：一是產(chǎn)生標準秒脈沖信號，二是可提供功能擴展電路所需要的信號。選用中規(guī)模計數(shù)器74LS90D就可以完成上述功能。用74LS90D構成的分頻電路如圖8-

36、35所示。 將三片74LS90D進行級連，因為每片為1/10分頻器，三片級連正好獲得1 Hz標準秒脈沖信號。如果振蕩頻率為100 kHz，就得需要5片74LS90D進行級連。此圖畫法和上圖8-35一樣。 圖8-35 用74LS90構成的分頻電路 3) 計數(shù)器根據(jù)圖8-32所示方框圖可清楚地看到，顯示“時”、“分”、“秒”需要6片中規(guī)模計數(shù)器。其中，“分”、“秒”位計時各為六十進制計數(shù)器，“時”位計時為二十四進制計數(shù)器。六十進制計數(shù)器和二十四進制計數(shù)器都選用74LS90D集成塊來實現(xiàn)。實現(xiàn)的方法采用反饋清零法。六十進制和二十四進制計數(shù)器如圖8-36、8-37所示。 圖8-36 六十進制計數(shù)器 圖

37、8-37 二十四進制計數(shù)器 4) 校時電路當剛接通電源或計時出現(xiàn)誤差時，都需要對時間進行校正。校正電路如圖8-38所示。 J1、J2分別是時校正、分校正開關。不校正時，J1、J2是閉合的。當校正時位時，需把J1打開，然后用手撥動J3，來回撥動一次，就能使時位增加1，根據(jù)需要去撥動開關，校正完畢后把J1開關合上。校分位和校時位方法一樣。 幻燈片 125圖8-38 校正電路 5) 畫出原理總圖原理總圖如圖8-39所示。圖中所用元(器)件如下：74LS90D：11片；74LS04：3片；74LS08：2片；7400：4片圖8-39 數(shù)字鐘原理圖8.14 數(shù)字電路綜合設計數(shù)字式搶答器 1任務要求(1)

38、 搶答器應該具有數(shù)碼顯示、鎖存功能。(2) 搶答組數(shù)分為八組，即序號0，1，2，3，4，5，6，7，優(yōu)先搶答者按動本組序號開關，該組號立即鎖存到LED顯示器上，同時封鎖其他組號。(3) 系統(tǒng)設置外部清除鍵。按動清除鍵，LED顯示器自動清零滅燈。 (4) 數(shù)字式搶答器定時為30 s。啟動開始鍵后，要求： 30 s定時器開始工作； 揚聲器(在此用條形光柱表示)要短暫報警。(5) 搶答器在30 s內(nèi)進行搶答，搶答有效，終止定時；30 s定時到，無搶答者本次搶答無效，系統(tǒng)短暫報警。 2數(shù)字式搶答器的基本工作原理數(shù)字式搶答器一般包括定時電路、門控電路、8線-3線優(yōu)先編碼器、RS鎖存器、譯碼顯示和報警電路

39、等幾個部分。其中。定時電路、門控電路及8線-3線優(yōu)先編碼器三部分的時序配合尤為重要，當啟動外部操作開關(起始鍵)時，定時器開始工作，同時打開門控電路，輸出有效，8線-3線優(yōu)先編碼器等待數(shù)據(jù)輸入，在規(guī)定時間內(nèi)，優(yōu)先按動序號開關的組號立即被鎖存到LED顯示器上，與此同時，門控電路變?yōu)檩敵鰺o效，8線-3線優(yōu)先編碼器禁止工作；若定時時間已到而無搶答者，定時電路立即關閉門控電路，輸出無效，封鎖8線-3線優(yōu)先編碼器，同時發(fā)出短暫報警信號。數(shù)字式搶答器的原理框圖如圖8-40所示。 圖8-40 數(shù)字式搶答器的原理框圖 1) 簡單的數(shù)字式搶答器數(shù)字式搶答器的核心是編碼器，74LS148D是一種典型的8線-3線優(yōu)

40、先編碼器，它的EI是輸入使能端，且低電平有效。即當輸入使能端EI=1時，不管其他輸入端是否有信號，電路都不會有輸出，所有輸出都處于高電位。只有輸入使能端EI=0時，電路都才會有輸出信號。EO是輸出使能端；GS是片優(yōu)先編碼標志輸出端。當EI=0時，編碼器工作，其中至少有一個輸入端有編碼請求信號(邏輯0)時，EO為1，否則為0；當EI=1時，優(yōu)先標志和輸出使能均為1，編碼器處于不工作狀態(tài)。簡單的數(shù)字搶答器沒有定時功能，當啟動清除/起始鍵(J9閉合)時，與非門U4A、U4B構成的RS觸發(fā)器Q置0，將RS 鎖存器74279N全部清零。 74LS148D的EI端為0，編碼器輸入使能有效，搶答開始。同時釋

41、放清除/開始鍵(J9打開)，與非門U4A、U4B構成的RS觸發(fā)器Q置1，此時，由于74LS148D的輸出使能端EO為 0，因此門U3A的輸出仍為0，即EI=0，在這期間只要按動任一輸入數(shù)字鍵，編碼器按8421碼輸出，經(jīng)RS鎖存器鎖存。與此同時，輸出使能端EO由0翻轉為1，經(jīng)門U3A輸出為1，即EI=1，編碼器輸入使能無效，停止編碼；74LS148D的片優(yōu)先編碼標志輸出端GS由1翻轉為0，LED數(shù)碼管U2顯示最先按動的對應數(shù)字鍵的組號，實現(xiàn)優(yōu)先搶答功能。簡單的數(shù)字式搶答器如圖8-41所示。 圖8-41 簡單的數(shù)字式搶答器 2) 報警電路 用555定時器構成多諧振蕩器，它產(chǎn)生的矩形波(頻率f=1/

42、0.7(R1+2R2)C)經(jīng)三極管構成的推動級輸出，使揚聲器或條形光柱報警。開關鍵J9可以控制多諧振蕩器工作與停止，J9斷開，多諧振蕩器工作，反之，電路停止振蕩。555定時器和三極管構成的報警電路如圖8-42所示。 圖8-42 報警電路 8.15 數(shù)字電路綜合設計數(shù)字頻率計 1任務要求(1) 頻率測量范圍：1 Hz10 kHz ；(2) 數(shù)字顯示位數(shù)：四位靜態(tài)十進制計數(shù)顯示被測信號的頻率。 2數(shù)字頻率計的基本工作原理數(shù)字頻率計一般都由振蕩器、分頻器、放大整形電路、控制器、計數(shù)譯碼器、顯示器等幾部分組成。由振蕩器的振蕩電路產(chǎn)生一標準頻率信號，經(jīng)分頻器分頻分別得到2 Hz和0.5 Hz的控制脈沖及選通脈沖?？刂泼}沖經(jīng)過控制器中的門電路分別產(chǎn)生鎖存信號和計數(shù)器清零信號。