通信系統(tǒng)課程設(shè)計(jì)

1、武漢理工大學(xué)通信原理課程設(shè)計(jì)說(shuō)明書課程設(shè)計(jì)任務(wù)書學(xué)生姓名： 程家豐 專業(yè)班級(jí)： 電信1306 指導(dǎo)教師： 王虹 工作單位： 信息工程學(xué)院 題 目: 數(shù)字基帶通信系統(tǒng)的設(shè)計(jì)與建模初始條件：（1）MAX+plus、Quartus II、ISE等軟件；（2）課程設(shè)計(jì)輔導(dǎo)書：通信原理課程設(shè)計(jì)指導(dǎo)（3）先修課程：數(shù)字電子技術(shù)、模擬電子技術(shù)、電子設(shè)計(jì)EDA、通信原理要求完成的主要任務(wù): （包括課程設(shè)計(jì)工作量及其技術(shù)要求，以及說(shuō)明書撰寫等具體要求）（1）課程設(shè)計(jì)時(shí)間：；（2）課程設(shè)計(jì)題目：數(shù)字基帶通信系統(tǒng)的設(shè)計(jì)與建模；（3）本課程設(shè)計(jì)統(tǒng)一技術(shù)要求：按照要求對(duì)題目進(jìn)行邏輯分析，了解數(shù)字基帶通信系統(tǒng)，畫出絕相變

2、換器與相絕變換器的仿真模型，并記錄實(shí)驗(yàn)結(jié)果波形，對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析；（4）課程設(shè)計(jì)說(shuō)明書按學(xué)?！罢n程設(shè)計(jì)工作規(guī)范”中的“統(tǒng)一書寫格式”撰寫，并標(biāo)明參考文獻(xiàn)至少5篇；（5）寫出本次課程設(shè)計(jì)的心得體會(huì)（至少500字）。時(shí)間安排：第19周參考文獻(xiàn)：段吉海.數(shù)字通信系統(tǒng)建模與設(shè)計(jì).北京：電子工業(yè)出版社，2004 江國(guó)強(qiáng).EDA技術(shù)與應(yīng)用. 北京：電子工業(yè)出版社，2010 John G. Proakis.Digital Communications. 北京：電子工業(yè)出版社，2011指導(dǎo)教師簽名： 年 月 日系主任（或責(zé)任教師）簽名： 年 月 日目錄第一章 Quartus II 軟件概述11.1 Quar

3、tus II 簡(jiǎn)介 11.2 quartusII 功能簡(jiǎn)介2第二章 數(shù)字基帶通信系統(tǒng)概述22.1數(shù)字基帶通信簡(jiǎn)介22.2數(shù)字基帶信號(hào)32.3 數(shù)字基帶傳輸32.4 數(shù)字基帶傳輸系統(tǒng)42.5 數(shù)字基帶傳輸?shù)囊蠹俺Ｓ么a型5第三章 數(shù)字基帶通信系統(tǒng)的設(shè)計(jì)與建模 53.1 原理介紹53.2 含絕相變換器和相絕變換器的基帶系統(tǒng)的設(shè)計(jì)與建模63.2.1 系統(tǒng)模型63.3絕相變換器 63.3.1 絕相變換器的設(shè)計(jì)原理73.3.2 絕相變換器的具體設(shè)計(jì) 83.3.3 絕相變換器的仿真波形103.4 含相絕變換器的基帶系統(tǒng)的設(shè)計(jì)與建模 123.4.1 相絕變換器的電計(jì)路設(shè)計(jì)123.4.2 相絕變換器的具體設(shè)計(jì)

4、 133.4.3相絕變換器的仿真波形143.5 絕相/相絕變換的基帶系統(tǒng)建模與仿真143.5.1 絕相/相絕的基帶系統(tǒng)的建模143.5.2 絕相/相絕變換的具體設(shè)計(jì)：153.5.3 絕相/相絕變換的仿真波形16第四章 心得體會(huì)17第五章 參考文獻(xiàn)19第一章 Quartus II 軟件概述1.1 Quartus II 簡(jiǎn)介 QuartusII是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整

5、PLD設(shè)計(jì)流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl 腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。此外，Quartus II 通過(guò)和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；

6、支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、 嵌入式軟件開發(fā)、可編程 邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺(tái)。Maxplus II 作為Altera的上一代PLD設(shè)計(jì) 軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前Altera已經(jīng)停止了對(duì)Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計(jì)輔助工具，集成了SOPC和HardCopy設(shè)計(jì)流程，并且繼承了Maxplu

7、s II 友好的圖形界到 數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。1.2 quartusII 功能簡(jiǎn)介Quartus II提供了完全集成且與電路結(jié)構(gòu)無(wú)關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：面及簡(jiǎn)便的使用方法。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；芯片（電路）平面布局連線編輯；LogicLock增量設(shè)計(jì)方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對(duì)原始系統(tǒng)的性能影響較小或無(wú)影響的后續(xù)模塊；功能強(qiáng)大的邏輯綜合工具；完備的電路

8、功能仿真與時(shí)序邏輯仿真工具；定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析；可使用SignalTap II邏輯分析工具進(jìn)行嵌入式的邏輯分析；支持 軟件 源文件的添加和創(chuàng)建，并將它們鏈接起來(lái)生成編程文件；使用組合 編譯方式可一次完成整體設(shè)計(jì)流程；自動(dòng)定位編譯錯(cuò)誤；高效的期間編程與驗(yàn)證工具；可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件；能生成第三方EDA 軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件。第二章 數(shù)字基帶通信系統(tǒng)概述2.1數(shù)字基帶通信簡(jiǎn)介 20世紀(jì)60年代出現(xiàn)了數(shù)字傳輸技術(shù)，它采用了數(shù)字信號(hào)來(lái)傳遞信息，從此通信進(jìn)入了數(shù)字化時(shí)代。

9、目前，通信網(wǎng)已基本實(shí)現(xiàn)數(shù)字化，在我國(guó)公眾通信網(wǎng)中傳輸?shù)男盘?hào)主要是數(shù)字信號(hào)。數(shù)字通信技術(shù)的應(yīng)用越來(lái)越廣泛，例如數(shù)字移動(dòng)通信、數(shù)字衛(wèi)星通信、數(shù)字電視廣播、數(shù)字光纖通信、數(shù)字微波通信、數(shù)字視頻通信、多媒體通信等等。數(shù)字通信系統(tǒng)主要的兩種通信模式:數(shù)字頻帶傳輸通信系統(tǒng)，數(shù)字基帶傳輸通信系統(tǒng)。數(shù)字基帶信號(hào)指未經(jīng)調(diào)制的數(shù)字信號(hào)，它所占據(jù)的頻譜是從零頻或很低頻率開始的。數(shù)字基帶傳輸系統(tǒng)指不經(jīng)載波調(diào)制而直接傳輸數(shù)字基帶信號(hào)的系統(tǒng)，常用于傳輸距離不太遠(yuǎn)的情況下。研究數(shù)字基帶傳輸系統(tǒng)的原因：實(shí)際中，基帶傳輸不如頻帶傳輸應(yīng)用廣泛，但對(duì)基帶傳輸?shù)难芯咳杂蟹浅Ｖ匾囊饬x。這是因?yàn)椋旱谝?，?shù)字基帶系統(tǒng)在近程數(shù)據(jù)通信系統(tǒng)中

10、廣泛采用；第二，數(shù)字基帶系統(tǒng)的許多問(wèn)題也是頻帶傳輸系統(tǒng)必須考慮的問(wèn)題；第三，隨著數(shù)字通信技術(shù)的發(fā)展，基帶傳輸這種方式也有迅速發(fā)展的趨勢(shì)，它不僅用于低速數(shù)據(jù)傳輸，而且還用于高速數(shù)據(jù)傳輸；第四，在理論上，任何一個(gè)線性調(diào)制的頻帶傳輸系統(tǒng)，總是可以有一個(gè)等效的基帶載波調(diào)制系統(tǒng)所替代。因此，很有必要對(duì)基帶傳輸系統(tǒng)進(jìn)行綜合系統(tǒng)的分析。2.2數(shù)字基帶信號(hào) 通信的根本任務(wù)是遠(yuǎn)距離傳輸信息，準(zhǔn)確地傳輸數(shù)字信息是數(shù)字通信中的一個(gè)重要環(huán)節(jié)。在數(shù)字傳輸系統(tǒng)中，其傳輸對(duì)象通常是二進(jìn)制數(shù)字信息。它可能是來(lái)自計(jì)算機(jī)、網(wǎng)絡(luò)或其他數(shù)字設(shè)備的各種數(shù)字代碼，也可能來(lái)自數(shù)字電話終端的脈沖編碼信號(hào)。數(shù)字信息在一般情況下可以表示為一個(gè)數(shù)

11、字序列：，a-2,a,a-1012,an,簡(jiǎn)記為an。an是數(shù)字序列的基本單元，稱為碼元。每一個(gè)碼元只能取離散的有限個(gè)值，例如在二進(jìn)制中，an取0或1兩個(gè)值；在M進(jìn)制中，an取0，1，M-1等M個(gè)值，或者取二進(jìn)制碼的M種排列。由于碼元只有有限個(gè)可能取值，所以通常用不同幅度的脈沖表示碼元的不同取值，例如用幅度為A的矩形脈沖表示1，用幅度為-A的矩形脈沖表示為0。這種脈沖信號(hào)被稱為數(shù)字基帶信號(hào)，這是因?yàn)樗鼈兯紦?jù)的頻帶通常從直流和低頻開始。2.3 數(shù)字基帶傳輸 在數(shù)字傳輸系統(tǒng)中所傳輸?shù)耐ǔＪ嵌獢?shù)字信號(hào)。設(shè)計(jì)數(shù)字傳輸系統(tǒng)要考慮的基本想法是選擇一組有限個(gè)離散的波形來(lái)表示數(shù)字信息。這些離散波形可以是載

12、波進(jìn)行調(diào)制后的波形,也可以是不經(jīng)過(guò)調(diào)制的不同電平信號(hào)。來(lái)自數(shù)據(jù)終端的原始數(shù)據(jù)信號(hào)，或者是來(lái)自模擬信號(hào)經(jīng)數(shù)字化處理后的PCM碼組，M序列等等都是基帶數(shù)字信號(hào)。 這些信號(hào)往往包含豐富的低頻分量。有些場(chǎng)合可以不經(jīng)過(guò)載波調(diào)制和解調(diào)過(guò)程而直接傳輸，稱為基帶傳輸。 系統(tǒng)基帶波形被脈沖變換器變換成適應(yīng)信道傳輸?shù)拇a型后，就送入信道，一方面受到信道特性的影響，使信號(hào)產(chǎn)生畸變；另一方面信號(hào)被信道中的加性噪聲所疊加，造成信號(hào)的隨即畸變。因此，在接收端必須有一個(gè)接收濾波器，使噪聲盡可能受到抑制，為了提高系統(tǒng)的可靠性，在安排一個(gè)有限整形器和抽樣判決器組成的識(shí)別電路，進(jìn)一步排除噪聲干擾和提取有用信號(hào)。對(duì)于抽樣判決，必須有

13、同步信號(hào)提取電路。在基帶傳輸中，主要采用位同步。同步信號(hào)的提取方式采用自同步方式（直接法）。同步系統(tǒng)性能的好壞將直接影響通信質(zhì)量的好壞，甚至?xí)绊懲ㄐ拍芊裾＿M(jìn)行。2.4 數(shù)字基帶傳輸系統(tǒng) 基帶傳輸包含著數(shù)字通信技術(shù)的許多問(wèn)題，頻帶傳輸是基帶信號(hào)調(diào)制后再傳輸?shù)?，因此頻帶傳輸也存在基帶問(wèn)題?；鶐鬏?shù)脑S多問(wèn)題，頻帶傳輸同樣須考慮。理論上還可證明，任何一個(gè)采用線性調(diào)制的頻帶傳輸系統(tǒng)，總是可以由一個(gè)等效的基帶傳輸系統(tǒng)來(lái)代替。數(shù)字基帶系統(tǒng)的基本結(jié)構(gòu)如圖1.1所示。圖2.1 數(shù)字基帶傳輸系統(tǒng)信道：允許基帶信號(hào)通過(guò)的媒質(zhì)。信道的傳輸特性通常不滿足無(wú)失真?zhèn)鬏敆l件，恒參信道對(duì)信號(hào)傳輸?shù)挠绊懼饕蔷€形畸變；隨參

14、信道對(duì)信號(hào)傳輸?shù)挠绊懼饕蓄l率彌散現(xiàn)象（多徑傳播）、頻率的選擇性衰落。信道的線性噪聲和加性噪聲的影響。在通信系統(tǒng)的分析中，常常把噪聲n(t)等效，集中在信道中引入。接收濾波器：主要作用是濾除帶外噪聲，對(duì)信道特性均衡，使輸出的基帶波形有利于抽樣判決。抽樣判決器：它是在傳輸特性不理想及噪聲背景下，在由位定時(shí)脈沖控制的特殊點(diǎn)對(duì)接收濾波器的輸出波形進(jìn)行抽樣判決，以恢復(fù)或再生基帶信號(hào)。自同步法的同步提取電路：有兩部分組成，包括非線型變換處理電路和窄帶濾波器或鎖相環(huán)。非線型變換處理電路的作用是使接收信號(hào)或解調(diào)后的數(shù)字基帶信號(hào)經(jīng)過(guò)非線型變換處理電路后含有位同步分量或位同步信息。窄帶濾波器或鎖相環(huán)的作用是濾除

15、噪聲和其他頻譜分量，提取純凈的位同步信號(hào)。2.5 數(shù)字基帶傳輸?shù)囊蠹俺Ｓ么a型 在實(shí)際基帶傳輸系統(tǒng)中，并非所有的原始基帶數(shù)字信號(hào)都能在信道中傳輸。例如，有的信號(hào)含有豐富的直流和低頻成分，不便提取同步信號(hào)；有的信號(hào)易于形成碼間串?dāng)_等。因此，基帶傳輸系統(tǒng)首先面臨的問(wèn)題是選擇什么樣的信號(hào)形式，即傳輸碼型的選擇和基帶脈沖波形的選擇。為了在傳輸信道中獲得優(yōu)良的傳輸特性，一般要將信碼信號(hào)變化為適合于信道傳輸特性的傳輸碼，即進(jìn)行適當(dāng)?shù)拇a型變換。對(duì)傳輸碼型的要求如下：(1)傳輸信號(hào)的頻譜中不應(yīng)有直流分量，低頻分量和高頻分量也要小。(2)碼型中應(yīng)包含定時(shí)信息，有利于定時(shí)信息的提取，盡量減小定時(shí)抖動(dòng)。(3)碼型變

16、換設(shè)備要簡(jiǎn)單可靠。(4)碼型具有一定檢錯(cuò)能力，若傳輸碼型有一定的規(guī)律性，則可根據(jù)這一規(guī)律性檢測(cè)傳輸質(zhì)量，以便做到自動(dòng)檢測(cè)。(5)編碼對(duì)信息類型不應(yīng)有任何限制，即對(duì)信源具有透明性。常用的碼型有AMI碼、HDB3碼、分相碼、反轉(zhuǎn)碼AMI等。第三章 數(shù)字基帶通信系統(tǒng)的設(shè)計(jì)與建模3.1 原理介紹 數(shù)字通信的基帶傳輸方式是數(shù)字通信的最基本的傳輸方式，如利用中繼方式在長(zhǎng)距離上直接傳輸 PCM 信號(hào)、用雙絞線進(jìn)行局域網(wǎng)內(nèi)的計(jì)算機(jī)數(shù)據(jù)傳輸?shù)取?本課題討論的主要對(duì)象是數(shù)字基帶傳輸系統(tǒng)中的收發(fā)系統(tǒng)，具體是對(duì)包含絕相變換器的基帶系統(tǒng)進(jìn)行設(shè)計(jì)與建模。對(duì)如何在信道中實(shí)現(xiàn)可靠傳輸不做探討。這主要是因?yàn)橐?FPGACPLD

17、為目標(biāo)器件，很難實(shí)現(xiàn)對(duì)基帶傳輸系統(tǒng)中發(fā)送濾波器和接收濾波器的設(shè)計(jì)。 3.2 含絕相變換器和相絕變換器的基帶系統(tǒng)的設(shè)計(jì)與建模絕相變換和相絕變換電路普遍應(yīng)用于基帶系統(tǒng)的部分響應(yīng)系統(tǒng)及差分移相鍵控（DPSK）中，對(duì)絕相變換電路模塊的建模與設(shè)計(jì)是具有實(shí)際意義的。3.2.1 系統(tǒng)模型絕相變換是指將二進(jìn)制非歸零的數(shù)據(jù)碼元變換成反映其相鄰碼元的電位變化的一種新的碼元 。其變換規(guī)則如式（3-1）所示。 （3-1）而相絕變換是絕相變換的反變換，其變換規(guī)則如式（3-2）所示。 （3-2）絕相變換和相絕變換的原理圖如下（其中Tb為一個(gè)碼元寬度）： 圖3.1 絕相變換和相絕變換的原理框圖3.3絕相變換器3.3.1 絕

18、相變換器的設(shè)計(jì)原理絕相變換器的電路如圖3-2所示，用D觸發(fā)器作為碼元延遲器。若按3-1所示的絕相變換輸出，由于異或門為組合邏輯器件，因此其輸出信號(hào)可能出現(xiàn)冒險(xiǎn)現(xiàn)象，為了克服冒險(xiǎn)現(xiàn)象，在后面增加一個(gè)D觸發(fā)器則可保證正確的絕相變換信號(hào)輸出。其VHDL建模符號(hào)如圖3-3所示。圖中：DATAIN碼元輸入；CLK時(shí)鐘輸入；DATAOUT絕相變換輸出。圖3.2 絕相變換器的電路圖圖3.3 絕相變換器的VHDL建模符號(hào)3.3.2 絕相變換器的具體設(shè)計(jì) 3.3.2.1 D觸發(fā)器D觸發(fā)器電路程序：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGI

19、C_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity D_FF is port(D,CLK:in std_logic; Q:out std_logic);end D_FF;architecture a of D_FF isbeginprocess(CLK) is beginif(CLK' event and CLK='1') thenQ<=D;end if;end process ;end a ;D觸發(fā)器程序運(yùn)行仿真電路：圖3.4 D觸發(fā)器電路3.3.2.2 異或門異或門電路程序：library IEEE;use I

20、EEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity xor1 is port(DATAIN,Q:in std_logic; D:out std_logic);end xor1;architecture ex1 of xor1 isbegin D<=DATAIN xor Q;end ex1;異或門程序運(yùn)行仿真結(jié)果：圖3.5 異或門仿真電路3、絕相變換器的設(shè)計(jì)絕相變換器電路設(shè)計(jì)代碼：library IEEE;use IEEE.STD_LOGIC_1164.ALL;

21、use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity juexiang is port(DATAIN,CLK :in std_logic; DATAOUT :out std_logic);end juexiang;architecture ae of juexiang iscomponent xor1 is port(DATAIN,Q:in std_logic;D:out std_logic);end component xor1;component D_FF is port(D,CLK:in std_logic

22、;Q:out std_logic);end component D_FF;signal Q,D:std_logic;begin g1:xor1 port map(DATAIN,Q,D); g2:D_FF port map(D,CLK,Q); g3:D_FF port map(D,CLK,DATAOUT);end ae;絕相變換器電路設(shè)計(jì)代碼運(yùn)行仿真結(jié)果3.3.3 絕相變換器的仿真波形圖3.6 絕相變換器的仿真電路圖3.7 絕相變換器的仿真波形運(yùn)行后，由于D觸發(fā)器為上升沿觸發(fā)的邊沿觸發(fā)器，故在時(shí)鐘信號(hào)上升時(shí)觸發(fā)，每次觸發(fā)后，判斷(即data-in)與(即前一時(shí)刻data-out)，若相同即此時(shí)刻

23、data-out為0，反之為一。如圖3.3中75ns時(shí)刻時(shí)鐘處于上升沿，判斷此時(shí)data-in為1且前一時(shí)刻data-out為0，兩者不同，故此時(shí)刻data-out輸出1。由仿真波形圖可以看出，設(shè)計(jì)的絕相變換器有一定的延時(shí)，其他基本正確，忽略延時(shí)的影響，可以得出真值表如下。Data-in0101Data-out0110表3.1 由仿真波形得出真值表 由上表可知所得仿真波形符合，且以此類推，所有時(shí)刻均符合，設(shè)計(jì)成功。3.3.4 絕相變換器的VHDL建模將此電路元件包裝入庫(kù)即可得絕相變換器的VHDL建模符號(hào)如下圖：圖3.8 絕相變換器的VHDL建模3.4 含相絕變換器的基帶系統(tǒng)的設(shè)計(jì)與建模3.4.

24、1 相絕變換器的電計(jì)路設(shè)計(jì)相絕變換是絕相變換的反變換，其變換規(guī)則為。根據(jù)表達(dá)式畫出相絕變換器電路圖如圖3.5，圖中用D觸發(fā)器作為碼元延遲器。另外，為了克服組合邏輯電路帶來(lái)的冒險(xiǎn)現(xiàn)象，在輸出端增加了一個(gè) D 觸發(fā)器。圖3.9的相絕變換器的VHDL建模符號(hào)如圖3.10所示。圖中：XDATAIN相對(duì)碼輸入；XCLKIN時(shí)鐘輸入；JDATAOUT絕對(duì)碼輸出。 圖3.9 相絕變換器的電路圖圖3.10 相絕變換器的VHDL建模符號(hào)3.4.2 相絕變換器的具體設(shè)計(jì)設(shè)計(jì)中要用到的D觸發(fā)器以及異或門等器件在絕相變換器的設(shè)計(jì)中已經(jīng)設(shè)計(jì)好了。此處只需設(shè)計(jì)相絕變換器。相絕變換器的程序代碼library IEEE;us

25、e IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity xiangjue is port(XDATAIN,XCLK:in std_logic; XDATAOUT:out std_logic);end xiangjue;architecture be of xiangjue iscomponent xor1 is port( DATAIN, Q:in std_logic; D:out std_logic);end component xor1;component D

26、_FF is port( D, CLK:in std_logic; Q:out std_logic);end component D_FF ; signal XD,XQ:std_logic;begin g1:xor1 port map(XDATAIN,XQ,XD); g2:D_FF port map(XDATAIN,XCLK,XQ); g3:D_FF port map(XD,XCLK,XDATAOUT);end be;相絕變換器的程序電路仿真結(jié)果圖3.11 相絕變換器的仿真電路圖3.4.3相絕變換器的仿真波形圖 3.12 相絕變換器的仿真波形仿真運(yùn)行后，由于D觸發(fā)器為上升沿觸發(fā)的邊沿觸發(fā)器，故

27、在時(shí)鐘信號(hào)上升時(shí)觸發(fā)，每次觸發(fā)后，判斷(即data-in)與(即前一觸發(fā)時(shí)刻data-in)，若相同即此時(shí)刻data-out為0，反之為一。如圖3.6中75ns時(shí)刻時(shí)鐘處于上升沿，判斷此時(shí)data-in為1且前一時(shí)刻data-in為0，兩者不同，故此時(shí)刻data-out輸出1。由以上波形圖可以得到相絕變換器的真值表如下Data-in0101001100011Data-out0111101010010表3.2 相絕變換器的真值表根據(jù)真值表和仿真波形可知所得仿真波形符合，且以此類推，所有時(shí)刻均符合，設(shè)計(jì)成功。3.5 絕相/相絕變換的基帶系統(tǒng)建模與仿真3.5.1 絕相/相絕的基帶系統(tǒng)的建模 絕相/相

28、絕變換的基帶系統(tǒng)的VHDL設(shè)計(jì)模型如圖3-8所示。圖中將以上設(shè)計(jì)的絕相變換器和相絕變換器連接起來(lái)，構(gòu)成了一個(gè)基帶系統(tǒng)。為了仿真方便，圖中采用了同一時(shí)鐘，而在實(shí)際的系統(tǒng)中，通常需要在接收端進(jìn)行同步時(shí)鐘信號(hào)提取。圖中：JUE_X_OUT絕相變換輸出（相對(duì)碼）；DATA_IN絕對(duì)碼輸入；CLK_IN時(shí)鐘輸入；DATA_OUT絕對(duì)碼輸出。 圖3.13 絕相/相絕變換的基帶系統(tǒng)的VHDL設(shè)計(jì)模型3.5.2 絕相/相絕變換的具體設(shè)計(jì)： 絕相/相絕程序代碼library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEE

29、E.STD_LOGIC_UNSIGNED.ALL;entity bianhuan is port(DATA_IN,CLK_IN:in std_logic; DATA_OUT :out std_logic JUE_X_OUT:std_logic);end bianhuan;architecture ce of bianhuan iscomponent juexiang is port(DATAIN,CLK :in std_logic;DATAOUT :out std_logic);end component juexiang;component xiangjue is port(XDATAIN,

30、XCLK:in std_logic;XDATAOUT:out std_logic);end component xiangjue ; begin g1:juexiang port map(DATA_IN,CLK_IN,JUE_X_OUT); g2:xiangjue port map(JUE_X_OUT,CLK_IN,DATA_OUT);end ce;絕相/相絕變換器的電路仿真圖：圖3.14 絕相/相絕變換的電路3.5.3 絕相/相絕變換的仿真波形圖3.15 絕相/相絕變換的仿真波形仿真波形如圖3.11所示。圖中顯示了絕對(duì)碼輸入、相對(duì)碼輸出（絕相變換后）和經(jīng)相絕變換后的絕對(duì)碼輸出?？芍撓到y(tǒng)經(jīng)過(guò)絕相和相絕變換后能正確地恢復(fù)原絕對(duì)碼信號(hào)。第4章 心得體會(huì)經(jīng)過(guò)兩周的通信原理課程設(shè)計(jì) ,我確實(shí)收獲了不少，也有了不少的進(jìn)步。在通信原理課程設(shè)計(jì)即將結(jié)束之時(shí)，我對(duì)在這一周來(lái)的學(xué)習(xí)與設(shè)計(jì)進(jìn)行了總結(jié)，總結(jié)這一周來(lái)的收獲與不足。取之長(zhǎng)、補(bǔ)之短，在今后的學(xué)習(xí)和工作中有所受用。課程設(shè)計(jì)是培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識(shí),發(fā)現(xiàn),提出,分析和解決實(shí)際問(wèn)題,鍛煉實(shí)踐能力的重要環(huán)節(jié),是對(duì)學(xué)生實(shí)際工作能力的具體訓(xùn)練和考察過(guò)程，通過(guò)課程設(shè)計(jì)我們能夠比較系統(tǒng)的了解理論知識(shí)，把理論和實(shí)踐相結(jié)合，并且用到生活當(dāng)中。 在這周通信原理課程設(shè)計(jì)的學(xué)習(xí)中，讓我受益頗多。一、讓我養(yǎng)成了預(yù)習(xí)的好習(xí)慣，培養(yǎng)