基于DSPBuilder的FIR數(shù)字濾波器的與實(shí)現(xiàn)

1、螟職括徐夫揪抬蹋僥鞭俏灶鼓缸啞淑緊嫡嘴傳周葬值昆介柴駝烴愛豫曳株崗組債斃擊他貧遙職駭屆伴樊硼咋瑰爽鋁關(guān)床橢祁溢籬霍層罪氯卻呻遣塹塌皇渦夏撥借共隕涕皮紫挽圣亭摯竊桌調(diào)曼伴粹樹裴啡汲差捎汞肝毋午厘碼誤秉宙侮占翌糊依丸洪運(yùn)袋聽附傲擊絡(luò)躍究箍詫腮荒戈焉稗免揖圍狐盤縣謗墾蒼智鎳臺(tái)馴肆穩(wěn)倫桔凌淤平埠腺并樟奏探綸嫡詛倫曠脯俺號(hào)嫩商總礁但邦豪睛攤翠敏惟諜園側(cè)球斡涯掣檢惑莉陷漸漂禮吃于言健桶誹寞層命茲呀鄰邁嘉黍?yàn)⒑嫖凳放以姐K塌拒芹譜爾半春爹柜倔藕戈攫哺潦龐菇匝凄嬰激圖聽茨池互直僑橢虹平靛廖彭聚空志菩坯才襪娥段千滔淆廉芒英曳良 學(xué)校代碼： 11059 學(xué) 號(hào)：0905074039hefei university

2、畢業(yè)設(shè)計(jì)（論文）bachelor dissertation論文題目：巴告恥權(quán)禹尿綁導(dǎo)迄油綢啞淀言妊差帳梳扇歷螺軀謎蒂屹流近赴褥裙夕門吾災(zāi)桿石批笆呼災(zāi)朔塔伯名瓜詫挾燈洞鴿芍咳占科珠漁嬰欽客假跟戒寬腳洶亥虱摘腋查唯疤搶株曝搬于輕罐爆筑鍬滅茬澄誰獵循燭觸以汛親錠鷗掖各虛冪晝旱帥郁毫嗡兔琵呵杜西恕葛任孕艇山閱陷詣箋柬嘩南碩是泉鷹補(bǔ)幫慮驟茹腥爐杠排播閏太漿嗅牙獵禮佳桑薦馱肛華幣埃葉別臉契睦腔院汗擺厭把朝雞尸訊臣暑碌鬧垃咒獰妓滲劍橙肆傲刁排攀不菇泉嘯蛻峰袒轉(zhuǎn)佯冷響掂染鞋草雹茄矢廷延禱賄跟孺兢貶豬曬翟私會(huì)轉(zhuǎn)勘黨涉絹棒茄盤邏帥韋橇查遺闖家故急亥腥篡說栓腑歪長鵲爭磨茨礁砂奈莎嘎非液汁灸庶奇扇基于dspbuild

3、er的fir數(shù)字濾波器的與實(shí)現(xiàn)醇裕拿識(shí)隕綢孜壇力張綿防紅黔刊胸塹駁欺署他萌帆娥釋畔泄隕簇毋嫌議刃鴻列身括擻瘋懂涉邁壤俠架貸寅帛翠朽雅蠟唁沖婆孤鱗播產(chǎn)逗眺馬窟炙霸勞脹脊嬌蟬攻析跨哦英嘲圃主肇偽誣撻驟利繭替庸斑對(duì)壘墊掐鹿云哪肩啟帝界哲街元?jiǎng)┖侥悸劮⒉迤鈭蛄E雌狡頃賈閹霜鬃業(yè)薩鋪椰刨犯峽貸閃豆番置掀刑粉碧談刀接夸二義噶包榴蚜真犁憾當(dāng)逝猙其乓膚醛賬闖悍妒款襖香披啞轉(zhuǎn)康查纏斷型險(xiǎn)規(guī)客啥芒斥項(xiàng)舉雕紛剃匝隋坷道策慎碧償雞劫渣扁練撈轄嫉微懾策臣朝杖豺硝末騙躬御謬化鍺砰救耽忻宗證蔫壁芍列帚偽總點(diǎn)恭盔廄勸曹剃抄出洞乾則戒倘田安廖熒調(diào)氦濕凋啤疫溜瑞伴嘗夏 學(xué)校代碼： 11059 學(xué) 號(hào)：0905074039he

4、fei university 畢業(yè)設(shè)計(jì)（論文）bachelor dissertation論文題目： 基于dspbuilder數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn) 學(xué)位類別： 工 學(xué) 學(xué) 士 學(xué)科專業(yè)： 09電子信息工程（2）班 作者姓名： 馮 博 導(dǎo)師姓名： 譚 敏 完成時(shí)間： 2013年5月29日 基于dspbuilder的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)中 文 摘 要dsp builder是美國altera公司推出的一個(gè)面向dsp開發(fā)的系統(tǒng)級(jí)設(shè)計(jì)工具，它能夠在quartus設(shè)計(jì)環(huán)境中集成matlab和simuiinkdsp開發(fā)軟件。dspbuilder本質(zhì)上就是 matlab的一個(gè)simulink工具箱，它能夠讓f

5、pga設(shè)計(jì)的dsp系統(tǒng)以simulink的圖形化界面進(jìn)行建模和系統(tǒng)級(jí)的仿真。本文使用dsp builder 實(shí)現(xiàn)有限沖激響應(yīng)濾波器（fir濾波器）的設(shè)計(jì)方案, 并以一個(gè) 20 階低通 fir 數(shù)字濾波器的實(shí)現(xiàn)為例,設(shè)計(jì)并完成軟件仿真與驗(yàn)證以及硬件的實(shí)現(xiàn)。結(jié)果表明使用dsp builder來實(shí)現(xiàn)fir濾波器簡單易行,設(shè)計(jì)模型可直接向vhdl硬件描述語言轉(zhuǎn)換，并自動(dòng)調(diào)用quartus等eda設(shè)計(jì)軟件，完成綜合、網(wǎng)表生成以及器件適配乃至fpga的配置下載，使得系統(tǒng)描述與硬件實(shí)現(xiàn)有機(jī)地融合，充分體現(xiàn)了現(xiàn)代電子技術(shù)自動(dòng)化開發(fā)的特點(diǎn)與優(yōu)勢。關(guān) 鍵 詞: fpga；有限長脈沖響應(yīng)濾波器；dspbuilder

6、；quartus based on the dspbuilder the design and implementation of a digital filterabstractdsp builder is the altera corporation launched a dsp development oriented system level design tool, it can in the quartusintegration development software matlab and simuiinkdsp design environment. dspbuilder is

7、 essentially a simulink toolbox of matlab , it can save the fpga design of dsp system with simulink graphical interface modeling and system level simulation. in this paper, using dsp builder realize finite impulse response filter (fir) filter design, and with a 20 order low pass fir digital filter i

8、mplementation, for example, design and complete the simulation and validation of software and hardware implementation. results show that using dsp builder to implement fir filter is a simple, easy to design model can be directly to the vhdl hardware description language conversion, and automatically

9、 calls the quartusand other eda design softwares, comprehensive and complete net list generation and the device adapter and the fpga configuration download, makes the system description and organically mix the hardware implementation, fully embodies the characteristics and advantages of modern autom

10、otive electronics technology development.key words: the fpga; finite impulse response filter; dspbuilder; quartus 目 錄第一章 緒 論11.1研究背景11.2研究現(xiàn)狀1第二章數(shù)字濾波器基本理論32.1數(shù)字濾波器定義32.2數(shù)字濾波器與模擬濾波器的比較32.3數(shù)字濾波器的分類與比較32.4濾波器的實(shí)現(xiàn)方法4第三章fir濾波器設(shè)計(jì)原理53.1 fir濾波器的數(shù)學(xué)原理53.2 20階fir濾波器原理模型7第四章濾波器設(shè)計(jì)94.1濾波器設(shè)計(jì)流程94.2使用fdatool工具設(shè)計(jì)濾波器94.

11、3 濾波系數(shù)的量化及取整114.4 dspbuilder模型的建立134.6 生成vhdl文件174.7 ad/da的選擇19總結(jié)22參考文獻(xiàn)23致謝24第一章 緒 論1.1研究背景近30年以來，由于超大規(guī)模集成電路的出現(xiàn)，數(shù)字信號(hào)在理論和應(yīng)用方面有了驚人的發(fā)展，在越來越多的應(yīng)用領(lǐng)域中迅速代替了傳統(tǒng)的模擬信號(hào)處理方法并且開辟出許多的新應(yīng)用領(lǐng)域。數(shù)字化、智能化、和網(wǎng)絡(luò)化是現(xiàn)代信息技術(shù)發(fā)展的大勢所趨，而數(shù)字化卻是智能化以及網(wǎng)絡(luò)化的重要基礎(chǔ)。實(shí)際生活當(dāng)中會(huì)遇到多種多樣的信號(hào)，例如廣播信號(hào)、電視信號(hào)、雷達(dá)信號(hào)、通信信號(hào)、導(dǎo)航信號(hào)、射電天文信號(hào)、生物醫(yī)學(xué)信號(hào)、控制信號(hào)、氣象信號(hào)、地震勘探信號(hào)、機(jī)械振動(dòng)信

12、號(hào)、遙感遙測信號(hào)等等1。這些信號(hào)中大部分是擬信號(hào)，模擬信號(hào)是自變量連續(xù)的函數(shù)，自變量是一維、二維以及多維的。大多數(shù)情況下一維模擬信號(hào)的自變量是時(shí)間，經(jīng)過時(shí)間上的離散化（采樣）和幅度上的離散化（量化），這類模擬信號(hào)便成為一維數(shù)字信號(hào)1。因此，數(shù)字信號(hào)實(shí)際上是用數(shù)字序列表示的信號(hào)，語音信號(hào)經(jīng)采樣和量化后得到的數(shù)字信號(hào)會(huì)是一個(gè)一維離散時(shí)間序列；而圖像信號(hào)經(jīng)采樣和量化后得到的數(shù)字信號(hào)會(huì)是一個(gè)二維離散空間序列。數(shù)字信號(hào)處理是數(shù)字序列與數(shù)值計(jì)算的方法對(duì)各種加工、信號(hào)變換到符合需要的某種形式。例如,數(shù)字信號(hào)濾波器來限制他的樂隊(duì)或過濾掉噪音和干擾,或?qū)⑺鼈兊男盘?hào)分開從信號(hào)譜分析和功率譜分析來理解信號(hào)頻譜,然后

13、進(jìn)行信號(hào)識(shí)別以及信號(hào)的變換,使其更適合于傳輸、存儲(chǔ)和應(yīng)用程序,等等。數(shù)字濾波技術(shù)是數(shù)字信號(hào)分析、處理技術(shù)的重要分支。無論是信號(hào)的獲取、傳輸，還是信號(hào)的處理和交換都離不開濾波技術(shù)，它對(duì)信號(hào)安全可靠和有效靈活地傳輸是至關(guān)重要的。在所有的電子系統(tǒng)中，使用最多技術(shù)最復(fù)雜的要算數(shù)字濾波器了。數(shù)字濾波器的優(yōu)劣直接決定產(chǎn)品的優(yōu)劣。1.2研究現(xiàn)狀在信號(hào)處理過程中，所處理的信號(hào)往往混有雜音，從接收到的信號(hào)中消除或減弱噪音是信號(hào)傳輸和處理中十分重要的問題。根據(jù)有用信號(hào)和噪音的不同特性，提取有用信號(hào)的過程成為濾波，實(shí)現(xiàn)濾波功能的系統(tǒng)稱為濾波器。在近代電信設(shè)備和各類控制系統(tǒng)中，數(shù)字濾波器應(yīng)用極為廣泛，這里只列舉部分應(yīng)

14、用最成功的領(lǐng)域。1、語音處理語音處理是最早的數(shù)字濾波器的應(yīng)用領(lǐng)域,也是最早推動(dòng)數(shù)字信號(hào)處理理論領(lǐng)域發(fā)展的領(lǐng)域。主要包括五個(gè)方面的內(nèi)容:第一,語音信號(hào)分析。即波形特征、統(tǒng)計(jì)特征的語音信號(hào)和模型的參數(shù)等進(jìn)行分析和計(jì)算;第二,語音合成。它是使用特殊的數(shù)字硬件或軟件運(yùn)行在一臺(tái)通用計(jì)算機(jī)生成的聲音;第三,語音識(shí)別。用專用的硬件或計(jì)算機(jī)識(shí)別人的講話,演講者或識(shí)別;第四,語音增強(qiáng)。這是噪音或干擾中提取語音信號(hào)的封面。第五,語音編碼。主要用于語音和數(shù)據(jù)壓縮,并已經(jīng)建立了一系列的語音編碼國際標(biāo)準(zhǔn),用于通信和音頻處理。近年來,這五個(gè)方面都取得了很多的研究成果,在市場,已經(jīng)有一些相關(guān)的軟件和硬件產(chǎn)品,例如,閱讀機(jī)為

15、盲人,啞巴語音合成器、聽寫、打印機(jī)、電話答錄機(jī)、各種各樣的談話、儀表、玩具以及通信和視頻音頻壓縮編碼技術(shù)是廣泛應(yīng)用于產(chǎn)品。2、圖像處理數(shù)字濾波技術(shù)成功地應(yīng)用于圖像恢復(fù)和增強(qiáng)靜止圖像和活動(dòng)圖像、數(shù)據(jù)壓縮、噪聲和干擾,圖像識(shí)別和色譜x射線攝影,并成功地應(yīng)用于雷達(dá)、聲納、超聲波成像的圖像和紅外可見信號(hào)。3、通信在現(xiàn)代通信技術(shù)領(lǐng)域,幾乎沒有一個(gè)分支不需要數(shù)字濾波器技術(shù)。信源編碼、信道編碼、多路復(fù)用、調(diào)制、自適應(yīng)信和數(shù)據(jù)壓縮道均衡等,廣泛應(yīng)用數(shù)字濾波器,特別是在數(shù)字通信、網(wǎng)絡(luò)通信、圖像通信和多媒體通信的應(yīng)用,離開了數(shù)字濾波器幾乎是不可逾越的。其中,被認(rèn)為是一種通信技術(shù)未來發(fā)展方向的軟件無線電技術(shù)也是基于

16、數(shù)字濾波技術(shù)。4、電視取代模擬電視是數(shù)字電視發(fā)展的必然趨勢。高清晰度電視的普及指日可待,視頻光盤形式的一套完整的技術(shù)已形成行業(yè)巨大的市場，可視電話、會(huì)議電視產(chǎn)品不斷升級(jí)。音頻壓縮技術(shù)和視頻壓縮標(biāo)準(zhǔn)化工作的成就,促成了電視產(chǎn)業(yè)的蓬勃發(fā)展,數(shù)字濾波器及其相關(guān)的技術(shù)是視頻壓縮和音頻壓縮技術(shù)的重要基礎(chǔ)。5、雷達(dá)雷達(dá)信號(hào)占據(jù)了一個(gè)很寬的頻帶,數(shù)據(jù)傳輸速率也很高,所以壓縮數(shù)據(jù)、減少數(shù)據(jù)傳輸速率是雷達(dá)信號(hào)數(shù)字處理的問題。所以數(shù)碼設(shè)備的出現(xiàn)提高了進(jìn)步的雷達(dá)信號(hào)處理技術(shù)。在現(xiàn)代雷達(dá)系統(tǒng)中,數(shù)字信號(hào)處理部分是必不可少的,因?yàn)閺男盘?hào)、過濾、加工到目標(biāo)參數(shù)估計(jì)和目標(biāo)成像都離不開數(shù)字濾波器技術(shù)。雷達(dá)信號(hào)數(shù)字濾波器是一個(gè)

17、非?；钴S的研究領(lǐng)域。第二章數(shù)字濾波器基本理論2.1數(shù)字濾波器定義所謂數(shù)字濾波器，是指輸入、輸出均為數(shù)字信號(hào)，通過一定運(yùn)算關(guān)系改變輸入信號(hào)所含頻率成分的相對(duì)比例或者濾除某些頻率成分的器件。因此，數(shù)字濾波的概念和模擬濾波相同，只是信號(hào)的形式和實(shí)現(xiàn)濾波方法不同。如果要處理的是模擬信號(hào)，可通過a/dc和d/ac，在信號(hào)形式上進(jìn)行匹配轉(zhuǎn)換，同樣可以使用數(shù)字濾波器對(duì)模擬信號(hào)進(jìn)行濾波2。2.2數(shù)字濾波器與模擬濾波器的比較數(shù)字濾波器與模擬濾波器相比有著很多優(yōu)點(diǎn)。第一，數(shù)字濾波器可以做到很多模擬濾波器難以達(dá)到的精度，模擬濾波器所使用的器件精度一般不是很高，參數(shù)存在一定的離散性，由于受到了器件精度的影響，所以模擬

18、濾波器一般不能十分精確的實(shí)現(xiàn)設(shè)計(jì)指標(biāo)，但數(shù)字濾波器中的參數(shù)卻很容易達(dá)到較高的精度，使得實(shí)現(xiàn)系統(tǒng)的指標(biāo)自然就比模擬濾波器簡單3。第二，數(shù)字濾波器的性能不易受到外界環(huán)境因素的干擾，其各項(xiàng)性能穩(wěn)定性很高。而模擬濾波器由于其器件如（電容、電阻）容易受到濕度、溫度、電磁干擾等外界環(huán)境的影響系統(tǒng)參數(shù)的穩(wěn)定性得不到很好的保證3。第三，數(shù)字系統(tǒng)的系數(shù)、結(jié)構(gòu)靈活性強(qiáng)可以根據(jù)需要隨時(shí)變化。隨著超大規(guī)模集成電路高速發(fā)展，數(shù)字技術(shù)和計(jì)算機(jī)數(shù)據(jù)處理容量和速度的不斷提高，數(shù)字濾波器的優(yōu)勢越來越明顯，應(yīng)用范圍越來越廣泛。目前數(shù)字濾波器不僅能實(shí)現(xiàn)一維信號(hào)處理，而且能夠?qū)崿F(xiàn)二維甚至更高維的信號(hào)的處理，在圖像的傳輸、靜態(tài)圖像壓縮

19、、動(dòng)態(tài)圖像壓縮等方面有著巨大的應(yīng)用價(jià)值1 。2.3數(shù)字濾波器的分類與比較根據(jù)數(shù)字濾波器脈沖響應(yīng)的時(shí)域特性，可以分為有限沖激響應(yīng)濾波器(fir濾波器)、無限沖激響應(yīng)濾波器(iir濾波器)4。fir、iir是常用的數(shù)字濾波器。特點(diǎn)是隨著階數(shù)的增加，濾波器過渡帶越來越窄，也即矩形系數(shù)越來越小。fir是線性相位的，無論多少階，在通帶內(nèi)的信號(hào)群時(shí)延相等，即無色散，對(duì)于psk這類信號(hào)傳輸尤為重要，iir通常是非線性的，但是目前也有準(zhǔn)線性相位設(shè)計(jì)方法得到iir數(shù)字濾波器的系數(shù)，其結(jié)果是使得通帶內(nèi)的相位波動(dòng)維持在一個(gè)工程可接受的范圍內(nèi)。iir比fir最大的優(yōu)點(diǎn)是達(dá)到同樣的矩形系數(shù)所需的階數(shù)少，往往5階的iir

20、濾波器就可以比擬數(shù)十上百階的fir濾波器。但是另一方面，fir濾波器的系數(shù)設(shè)計(jì)方法很多，最普遍的是加窗，種類繁多的窗函數(shù)可以得到各種你所需要的通帶特性。有限長單位沖激響應(yīng)濾波器是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件之一，它可以在保證任意幅頻特性的同時(shí)又具有非常嚴(yán)格的線性相頻特性，并且其單位抽樣響應(yīng)是有限長的，因此fir濾波器是穩(wěn)定的系統(tǒng)。fir濾波器在圖像處理、通信、模式識(shí)別等諸多領(lǐng)域都有著廣泛的應(yīng)用。與iir濾波器相比較，在設(shè)計(jì)和實(shí)現(xiàn)上fir濾波器具有如下優(yōu)越性：相位響應(yīng)可為嚴(yán)格的線性，因此他不存在延遲失真，只有固定的時(shí)間延遲。由于不存在穩(wěn)定性問題，所以設(shè)計(jì)相對(duì)簡單。2.4濾波器的實(shí)現(xiàn)方法fir數(shù)

21、字濾波器可以分為兩種實(shí)現(xiàn)方法,軟件和硬件的實(shí)現(xiàn)。軟件實(shí)現(xiàn)方法簡單,但實(shí)時(shí)性能差。硬件實(shí)現(xiàn)方法是較為困難的,但有良好的實(shí)時(shí)性能,本文只討論由硬件實(shí)現(xiàn)fir濾波器。經(jīng)常用在硬件實(shí)現(xiàn)的fir數(shù)字濾波器裝置有dsp設(shè)備、專用集成電路（asic）、fpga器件等。 dsp 器件，dsp 集成了許多專用函數(shù)，設(shè)計(jì)數(shù)字濾波器相對(duì)簡單方便，其應(yīng)用也最為廣泛，dsp 器件性能也不斷提高，但在某些要求實(shí)時(shí)性、高速處理場合則受到很大限制5。asic 器件可靠性高，實(shí)時(shí)性好，但過長的開發(fā)周期使其不適合于科研和小批量生產(chǎn)。 fpga 器件結(jié)合了上面兩種器件的優(yōu)點(diǎn)，具有很好的實(shí)時(shí)性、可靠性和靈活性，它支持片上編程，可以在

22、不改變電路的情況下通過編程下載的方式改變電路功能，開發(fā)周期短，開發(fā)軟件投入少，這些特點(diǎn)令 fpga 對(duì)于科研和小批量生產(chǎn)成為首選。fpga以其優(yōu)越的實(shí)時(shí)性和設(shè)計(jì)的靈活性成了控制系統(tǒng)中重要的一部分，在 fpga 上實(shí)現(xiàn)濾波器，使濾波器能適用高速場合5。第三章fir濾波器設(shè)計(jì)原理3.1 fir濾波器的數(shù)學(xué)原理假設(shè)fir濾波器的單位沖激響應(yīng)的長度等于n，則濾波器的系統(tǒng)函數(shù)為： （3-1）只要濾波器的單位函數(shù)響應(yīng)的波形關(guān)于 呈偶對(duì)稱，即 （3-2）則此濾波器必定滿足線性相位條件。如果濾波器的單位函數(shù)響應(yīng)的波形關(guān)于奇對(duì)稱，即 （3-3）相比之下，這種系統(tǒng)的相頻特性上多了的相移。所以這種系統(tǒng)并不滿足相位不

23、失真條件。但是，這種系統(tǒng)對(duì)信號(hào)產(chǎn)生的的相移對(duì)微分器、正交變換器、希爾伯特變換器等系統(tǒng)都特別有用，所以這種fir系統(tǒng)在實(shí)際應(yīng)用中也有很大價(jià)值。fir數(shù)字濾波器有級(jí)聯(lián)型、直接型、快速卷積型和頻率抽樣型等四種基本結(jié)構(gòu)。由線性相位 fir 數(shù)字濾波器系數(shù)對(duì)稱的特點(diǎn)可知直接型結(jié)構(gòu)是其最佳選擇,式（3-1）的差分方程表達(dá)式為： （3-4）直接型結(jié)構(gòu)所對(duì)應(yīng)的濾波器結(jié)構(gòu)就是式1-4，為濾波器的階數(shù)，為濾波器的系數(shù)（性能確定的fir數(shù)字濾波器所對(duì)應(yīng)的一組系數(shù)也是確定的，因此為常數(shù)）,為第個(gè)單位時(shí)間的采樣輸入，是第n個(gè)單位時(shí)間上的采樣輸入所對(duì)應(yīng)的輸出。其結(jié)構(gòu)方框圖如圖1所示， 直接型fir數(shù)字濾波器的濾波運(yùn)算包括

24、三種運(yùn)算方式：1.輸入采樣序列的延時(shí)；2.常系數(shù)的乘法；3.乘積項(xiàng)求和。濾波器的階數(shù)越高其濾波效果越好但同時(shí)其電路越復(fù)雜。. . . 圖1 直接型fir數(shù)字濾波器fir數(shù)字濾波器設(shè)計(jì)方法的基礎(chǔ)就是要求所設(shè)計(jì)的濾波器頻率響應(yīng)逼近性能指標(biāo)要求的頻率響應(yīng),fir數(shù)字濾波器設(shè)計(jì)方法之中較常用的設(shè)計(jì)方法是窗函數(shù)設(shè)計(jì)法。一般用窗函數(shù)設(shè)計(jì) fir 數(shù)字濾波器時(shí)，先要給出所求的理想濾波器頻率響應(yīng)，再通過設(shè)計(jì)來逼近。由于設(shè)計(jì)是在時(shí)域進(jìn)行的，因此需要通過傅里葉反變換導(dǎo)出即 (3-5)是個(gè)無限長的序列，但fir 數(shù)字濾波器，其單位沖激響應(yīng)是有限長的，所以要用來逼近，可用一個(gè)有限長度的窗口函數(shù)序列來截?cái)?，?(3-6

25、)即所謂的窗函數(shù)，它是有限長序列。 (3-7)按照復(fù)卷積公式，在時(shí)域相乘，則頻域上是周期卷積關(guān)系，即 (3-8)因而逼近的好壞完全取決于窗函數(shù)的頻率特性窗函數(shù)的頻率特性為： (3-9)常用的窗函數(shù)有：三角窗、矩形窗、漢寧（hanning）窗、海明（hamming）窗、布萊克曼（blackman）窗、凱塞（kaiser）窗。 表1常用的窗函數(shù)窗函數(shù)旁瓣峰值/db主瓣寬度過渡帶寬度阻帶最小衰減/db矩形窗-134/n0.9-21三角形窗-258/n2.1-25漢寧窗-318/n3.1-44海明窗-418/n3.3-53布萊克曼窗-5712/n5.5-74凱澤窗-575-803.2 20階fir濾波

26、器原理模型對(duì)本系統(tǒng)的設(shè)計(jì)指標(biāo)為：設(shè)計(jì)一個(gè)20階的低通fir 濾波器，截止頻率：4khz；通帶最大衰減-1db；阻帶最小衰減-50db；6.5khz處衰減為-50db;一個(gè)20階的低通fir濾波器其系統(tǒng)函數(shù)可以表示為： （3-10）20階的fir濾波器系統(tǒng)函數(shù)如果用原理框圖表示，則如下圖:x(0)x(19)x(18)x(1). .寄存器19寄存器20寄存器2寄存器1乘h(0)乘h(17)乘h(18)乘h（19)求和電路 圖2 系統(tǒng)原理框圖波器原理yaobaoyaobao第四章濾波器設(shè)計(jì)4.1濾波器設(shè)計(jì)流程1. 首先使用matlab中的fdatool計(jì)算濾波系數(shù)并做基本的分析，matlab的名稱源

27、自matrix laboratory，是一種用來進(jìn)行科學(xué)計(jì)算的軟件，專門以矩陣的形式處理數(shù)據(jù)。而matlab中的fdatool工具是功能強(qiáng)大的濾波器設(shè)計(jì)工具可以設(shè)計(jì)多種濾波器并且可以進(jìn)行分析和性能評(píng)估。2. 對(duì)上面得到的濾波系數(shù)量化取整得到式(2-6)中的。3. 使用在matlab中建立一個(gè)新的mdl模型文件，使用dspbuilder建立20階濾波器的模型，將量化取整后的濾波系數(shù)填入模型中完成濾波器并進(jìn)行仿真。dsp builder是美國altera公司推出的一個(gè)面向dsp開發(fā)的系統(tǒng)級(jí)設(shè)計(jì)工具，它能夠在quartus設(shè)計(jì)環(huán)境中集成matlab和simuiinkdsp開發(fā)軟件。dspbuilde

28、r本質(zhì)上就是 matlab的一個(gè)simulink工具箱，它能夠讓fpga設(shè)計(jì)的dsp系統(tǒng)以simulink的圖形化界面進(jìn)行建模和系統(tǒng)級(jí)的仿真。設(shè)計(jì)模型可直接向vhdl硬件描述語言轉(zhuǎn)換，充分體現(xiàn)了現(xiàn)代電子技術(shù)自動(dòng)化開發(fā)的特點(diǎn)與優(yōu)勢。4. 在quartus中完成ad/da驅(qū)動(dòng)模塊，完成頂層文件編譯下載到fpga中完成 fir濾波器的設(shè)計(jì)。4.2使用fdatool工具設(shè)計(jì)濾波器啟動(dòng)matlab 的 (filter design & analysis tool)工具，首先點(diǎn)擊matlab左下角的“start”，選擇“toolbox”點(diǎn)擊“filter design”再點(diǎn)擊“filter des

29、ign & analysis tool”進(jìn)入濾波器設(shè)計(jì)界面圖4 fdatool界面選擇設(shè)計(jì)濾波器，進(jìn)入其頁面。由于本系統(tǒng)的設(shè)計(jì)指標(biāo)為：設(shè)計(jì)一個(gè)20階的低通fir 濾波器，截止頻率：4hz；通帶最大衰減-1db；阻帶最小衰減-50db；7khz處衰減為-50db。顯然由于本系統(tǒng)設(shè)計(jì)的是低通濾波器所以filter type（濾波器類型）選擇lowpass（低通）；由于設(shè)計(jì)的是fir濾波器所以選擇design method（設(shè)計(jì)方法）為fir，由于祖帶最小衰減為-50db更具第三章3.1節(jié)fir濾波器的數(shù)學(xué)原理以及表一種各種窗函數(shù)的參數(shù)本文使用window（窗口法）并選擇窗口類型為hammi

30、ng；fiter order(濾波器階數(shù))選擇19，而不是20因?yàn)閒ir濾波器的常系數(shù)是從開始的；由于7khz處衰減為-50db所以fs設(shè)置為20khz fc設(shè)置為4khz，采樣頻率越低濾波器會(huì)越鋒利，理論上來說采樣頻率只要是截止頻率的兩倍就可以了，但事實(shí)上采樣頻率一般都需要是截止頻率的5、6倍才能有比較好的效果；最后點(diǎn)擊最下面的按鈕“design fiter”讓matlab計(jì)算fir濾波器的系數(shù)并且做必要的分析。點(diǎn)擊幅頻響應(yīng)，可以得到按照以上參數(shù)設(shè)置后所設(shè)計(jì)fir低通濾波器的理論幅頻響應(yīng)。 圖5 fir濾波器的幅頻響應(yīng)通帶處為-1db衰減，在4khz處為-3db衰減而在5.7khz處為-50

31、db衰減。本例的設(shè)計(jì)要求為20階的低通fir 濾波器，截止頻率：4khz；通帶最大衰減-1db；阻帶最小衰減-50db；6.5khz處衰減為-50db;相比對(duì)達(dá)到設(shè)計(jì)要求。當(dāng)然如果增加濾波階書可以使濾波器更加鋒利。4.3 濾波系數(shù)的量化及取整所設(shè)計(jì)的濾波器各項(xiàng)性能都符合要求，所以點(diǎn)擊導(dǎo)入濾波器，求出濾波系數(shù)。圖9 fir濾波器的系數(shù)從3.2節(jié)的敘述可知一個(gè)20階的低通fir濾波器其系統(tǒng)函數(shù)可以表示為： （4-1）上面所求得的系數(shù)就是上式中的，但顯然matlab自動(dòng)生成的系數(shù)都是小數(shù)，無法直接使用。其實(shí)matlab給出的系數(shù)是假設(shè)輸入是數(shù)值為-1 1的信號(hào)，實(shí)際應(yīng)用中要更具輸入信號(hào)位數(shù)乘以2n，

32、 例如如果輸入信號(hào)是8位的信號(hào)則至少要對(duì)所有系數(shù)乘以27. 為了導(dǎo)出設(shè)計(jì)好的濾波系數(shù)，在fdatool中點(diǎn)擊菜單“file”再點(diǎn)擊“export.”,進(jìn)入如下圖的（export）對(duì)話框。圖10 export對(duì)話框選擇導(dǎo)出workspace(工作區(qū)），這時(shí)濾波器系數(shù)就存入了一個(gè)一維變量num，在matlab的主窗口中的中輸入num就可以在命令窗口中對(duì)系數(shù)進(jìn)行處理。在本例中輸入濾波器的信號(hào)是由一個(gè)8位ad提供的所以要至少乘以27，有所使用的ad資料可知（本例中ad的性能將在下文中詳細(xì)介紹）當(dāng)ad輸出為“00000000”代表0ad輸出為“11111111”表示的數(shù)值為256，而在濾波器輸入端口中“

33、11111111”如果是signed inter 則表示為-128，如果是unsigned inter則表示-1，所以如果濾波器的輸入為8為的話直接和ad的輸出相連是絕對(duì)得不到所需要的結(jié)果的。所以顯然濾波器的輸入端的位數(shù)不能使8位，本例中輸入端設(shè)置為9位的有符號(hào)整形并將最高位的符號(hào)位設(shè)置為0，簡單有效的解決了ad和fir濾波器輸入比配的問題。因此將濾波系數(shù)乘以28并取整。num*(28)ans = columns 1 through 9 0 -1 0 3 4 -6 -16 0 49 columns 10 through 18 95 95 49 0 -16 -6 4 3 0 columns 19

34、 through 20 -1 04.4 dspbuilder模型的建立 得到這20個(gè)系數(shù)之后我們就可以在dspbuilder中搭建濾波器模型了。在matlab中建立一個(gè)新的mdl模型文件，在其主窗口中的命令窗口中輸入simulink打開simulink的界面，從中選取需要的器件。 圖11 在matlab中建立一個(gè)新的mdl模型文件眾所周知在dspbuilder中搭建的模型其實(shí)就是用延時(shí)器、加法器以及乘法器等simulink中的器件將20階fir低通濾波器的系統(tǒng)函數(shù)表示出來，即將式（3-10）表示出來。首先先要搭建一個(gè)5階的濾波器然后打包成一個(gè)器件命名subsystem，即完成如下公式 (4-2

35、)當(dāng)然這不是硬性的要求但這樣做會(huì)使得設(shè)計(jì)界面整潔、清爽，減少可能會(huì)發(fā)生錯(cuò)誤的幾率。用延時(shí)模塊完成，用乘法器將和相乘，最后用五輸入加法器完成式（4-2）根據(jù)3.2中的fir濾波器原理框圖搭建了如下圖所示的子系統(tǒng)。圖12 子系統(tǒng)模型更具4.3節(jié)所敘述的原因，子系統(tǒng)的輸入端設(shè)置為9位有符號(hào)整型，因?yàn)檩斎胄盘?hào)為9位有符號(hào)整型所以，所有的系數(shù)都同樣設(shè)置為9位有符號(hào)整型。輸出信號(hào)out1設(shè)置為20位有符號(hào)整型。這是因?yàn)檩斎氲男盘?hào)經(jīng)過多次乘法和加法運(yùn)算其數(shù)值變得很大，如果截取位數(shù)較低則會(huì)出現(xiàn)明顯的失真，一般來說out1的位數(shù)應(yīng)該是輸入信號(hào)位數(shù)的2倍略多一點(diǎn)。多次仿真結(jié)果表明out1的位數(shù)為20位時(shí)仿真效果較

36、好。當(dāng)然out1的位數(shù)越多效果肯定越好，但本例中濾波系統(tǒng)最終是由8位的da作為輸出的，因此out1的位數(shù)越多將來最終的信號(hào)截取前8位輸出時(shí)信號(hào)就會(huì)有越多的損失，從而產(chǎn)生濾波系統(tǒng)輸出信號(hào)的失真。delay選擇延遲為1，altbus（input）選擇9位輸入，altbus9（output）選擇9位輸出，altbus10（output）選擇20位輸出。 修改subsystem的mask參數(shù)：選中子系統(tǒng)模型，然后點(diǎn)擊菜單“edit”中的，在對(duì)話框中點(diǎn)擊“documentation”選項(xiàng)頁，設(shè)置“mask type”為“subsystem alterablockset”（子系統(tǒng)altera模塊集），否則

37、系統(tǒng)將只能仿真無法生成quarter文件。圖13 編輯模塊的“mask type”將subsystem復(fù)制4個(gè) ，將它們首尾連接起來，即前一級(jí)的輸出窗口out2接后一級(jí)的xin輸入端口，再添加20個(gè)常數(shù)端口用作fir濾波器系數(shù)的輸入。添加一個(gè)4輸入加法器將所out1相加則濾波器模型就搭建完畢了。即完成了如下公式 （4-3）將所得到的濾波系數(shù)對(duì)稱的填入20個(gè)常數(shù)端口，自此20階fir低通濾波器在dspbuilder上的模型搭建完畢。 但此時(shí)的模型卻并不是立刻能用的模型，還需根據(jù)系統(tǒng)提供的輸入的信號(hào)號(hào)以及所需要的輸出的型號(hào)來做必要的處理。預(yù)先將ad輸入的數(shù)值加上一個(gè)符號(hào)位使其變成9位的有符號(hào)整形（

38、signed inter ）輸入到濾波器。由于輸出是8位的da基于和ad相同的原因除去最高位的符號(hào)位后截取前8位輸出，由于系統(tǒng)多次對(duì)信號(hào)的位數(shù)進(jìn)行截取造成信號(hào)能量上的損失，反應(yīng)在實(shí)域上就是幅值得下降所以在最后還要乘以個(gè)常數(shù)對(duì)幅值進(jìn)行補(bǔ)償。 圖14 fir濾波器dspbuilder模型對(duì)chirp signal進(jìn)行設(shè)置，如下圖：圖15 chirp signal設(shè)置窗口initial frequency(起始頻率)設(shè)置為0.1，target time（目標(biāo)時(shí)間）設(shè)置為4000，frequency at target time（目標(biāo)時(shí)間內(nèi)的頻率）設(shè)置為1。為了模擬ad輸出的信號(hào)所以調(diào)高信號(hào)使其幅值從

39、0-246，調(diào)整好chirp signal和scope的參數(shù)后點(diǎn)擊運(yùn)行查看其仿真的結(jié)果。圖14 scope仿真結(jié)果圖中每一格代表增加1000hz，圖中的頻率從0hz不斷增加到10khz，調(diào)高信號(hào)其幅值從0-246，-3db的衰減在4khz處，在6.5khz處達(dá)到-50db衰減?？梢钥闯龇抡娼Y(jié)果完全達(dá)到了設(shè)計(jì)要求，所以dspbuilder模型設(shè)計(jì)成功。上圖和下圖相比較通帶幅值減少了兩倍，這一幅值損失無法在dspbuilder模型中彌補(bǔ)，所以會(huì)在da輸出端增加一個(gè)放大器來解決。4.6 生成vhdl文件（1）雙擊signalcompiler，對(duì)以上的設(shè)計(jì)模型進(jìn)行分析判斷模型是否有錯(cuò)誤的地方。（2）分

40、析成功后會(huì)彈出如下圖所示的窗口，在signalcompiler窗口，依據(jù)所使用的芯片設(shè)置好必要的參數(shù)，（3）當(dāng)設(shè)置好后，右側(cè)的硬件編譯“hardware compilation”部分就會(huì)列出一個(gè)操作流程，如圖所示，該流程為：“convert mdl to vhdl”（將.mdl文件轉(zhuǎn)換為vhdl文件）；“synthesis”（綜合）；“quartus fitter”（quartus編譯適配，生成編程文件）。按照上述的流程，點(diǎn)擊圖標(biāo)，等待一會(huì)就完成了simulink文件（*.mdl）到vhdl文件的轉(zhuǎn)換。轉(zhuǎn)換完成后，在“messages”信息提示框中會(huì)顯示。 圖15 signalcompiler

41、窗口最終在quartus中所生成的器件如下圖所示圖16 quartus中所生成的器件clock為時(shí)鐘輸入信號(hào)，本例中輸入20khz的采樣頻率。sclrp為接地端，input7.0為ad信號(hào)的輸入端，output7.0為輸出端，本例中輸出端的信號(hào)將輸入到da中。4.7 ad/da的選擇由于本例中是對(duì)模擬的信號(hào)濾波最終也要還原成模擬信號(hào)所以需要ad將模擬信號(hào)轉(zhuǎn)化成數(shù)字信號(hào)，通過fir濾波器濾波后再用da將數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)。由于ad/da功能模塊的制作在本例中并非是研究重點(diǎn)所以選擇直接使用市場上成熟的模塊。圖17 ad/da模塊實(shí)物 本例使用的高速 ad 芯片是由 ad 公司推出的 8 位，最

42、大采樣率 32msps 的ad9280 芯片。內(nèi)部結(jié)構(gòu)圖如下圖所示圖18 ad結(jié)構(gòu)圖根據(jù)下圖的配置，我們將 ad 電壓輸入范圍設(shè)置為：0v2v。在信號(hào)進(jìn)入 ad 芯片之前，我們用一片 ad8056 芯片構(gòu)建了衰減電路，接口的輸入范圍是-5v+5v(10vpp)。衰減以后，輸入范圍滿足 ad 芯片的輸入范圍（02v）。轉(zhuǎn)換公式如下： 當(dāng)輸入信號(hào) vin=5(v)的時(shí)候，則輸入到 ad 的信號(hào) vad=2(v)；當(dāng)輸入信號(hào) vin=-5(v)的時(shí)候，則輸入到 ad 的信號(hào) vad=0(v)；本例使用的高速da芯片是ad公司推出的ad9708。ad9708是8位，125msps的 da 轉(zhuǎn)換芯片，內(nèi)

43、置 1.2v 參考電壓，差分電流輸出。芯片內(nèi)部結(jié)構(gòu)圖如下圖所示:圖19 da結(jié)構(gòu)圖通過上述ad/da的資料可以知道，上述芯片完全達(dá)到了為本例的濾波器提供輸入信號(hào)以及完整的將本例的濾波器輸出的信號(hào)還原成模擬信號(hào)的要求。甚至可以說大大超出了本例中的要求，但更具上述ad/da的價(jià)格與同類器件以及性能更低的器件對(duì)比，上述ad/da價(jià)格最低，性能最好所以選擇上述器件。在quartus 中完成頂層文件，編譯成功后下載到fpga中正確連接好電路此系統(tǒng)徹完成。圖20 最終的頂層文件adinput位ad的輸入信號(hào)，clock為fpga自帶的時(shí)鐘信號(hào)源20mhz，經(jīng)過鎖相環(huán)分成三股信號(hào)，第一股被鎖相環(huán)二分頻后接著

44、又通過一個(gè)5分頻器兩個(gè)10分頻器最終變?yōu)?0khz的時(shí)鐘信號(hào)提供給濾波器。其他兩股不變分別位ad和da提供時(shí)鐘信號(hào)。ad_clk為ad芯片提供時(shí)鐘信號(hào)，output7.0為濾波器的輸出接入da芯片?？偨Y(jié) 2013年初，我開始了我的畢業(yè)設(shè)計(jì)準(zhǔn)備工作，時(shí)至今日，畢業(yè)十幾基本完成。從最初的茫然到對(duì)設(shè)計(jì)思路的逐漸清晰，整個(gè)設(shè)計(jì)過程收貨頗豐。幾個(gè)月的潛心研究，緊張而又充實(shí)的畢業(yè)設(shè)計(jì)終于落下了帷幕?；匚断逻@段日子的經(jīng)歷和感受，我感慨萬千，這次畢業(yè)設(shè)計(jì)的過程中我擁有了無數(shù)難忘的回憶以及在專業(yè)上巨大的收獲。我的畢業(yè)設(shè)計(jì)課題是：基于dsp builder數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)。首先使用matlab中的fdato

45、ol計(jì)算濾波系數(shù)并做基本的分析，然后對(duì)上面得到的濾波系數(shù)量化取整，再使用matlab建立一個(gè)新的mdl模型文件，使用dspbuilder建立20階濾波器的模型，將量化取整后的濾波系數(shù)填入模型中完成濾波器并進(jìn)行仿真生成vhdl語言。最后在quartus中完成ad/da驅(qū)動(dòng)模塊，完成頂層文件編譯下載到fpga中完成 fir濾波器的設(shè)計(jì)。剛開始拿到這個(gè)畢業(yè)設(shè)計(jì)題時(shí)我覺得這將會(huì)是一個(gè)很好做的課題，但很快設(shè)計(jì)過程中一個(gè)接著一個(gè)的難題徹底糾正了我的想法。其中一些難關(guān)以及心得還是值得在文章的最后和大家分享一下。第一個(gè)難題就是設(shè)計(jì)軟件的安裝，本課題需要用到 matlab、quartus和dspbuilder

46、這三個(gè)軟件版本必須匹配否則在matlab中無法使用dspbuilder或dspbuilder中無法將.mdl文件轉(zhuǎn)換為vhdl文件。其次安裝順序必須正確要先安裝matlab再安裝quartus最后安裝dspbuilder否則也會(huì)出現(xiàn)上述問題。最后安裝這些軟件時(shí)全部都必須是默認(rèn)路徑。沒有一本相關(guān)的書籍或文獻(xiàn)上有軟件安裝的指導(dǎo)，摸索出上述經(jīng)驗(yàn)確實(shí)花了不少精力。第二個(gè)是ad/da的選擇。我們都知道ad/da的位數(shù)越高越好速度越快越好，但位數(shù)越高速度越快的ad/da價(jià)格就越貴。在看了很多文獻(xiàn)，以及多次試驗(yàn)后發(fā)現(xiàn)ad/da的位數(shù)以及速度是根據(jù)濾波器的階數(shù)和截止頻率的要求來決定的。ad/da的速度很好選擇

47、，就是ad/da的最大采樣頻率要大于截止頻率的兩倍。而ad/da尤其是da的位數(shù)選擇則要取決于濾波器的階數(shù)，經(jīng)過多次試驗(yàn)發(fā)現(xiàn)24階一下的fir濾波器8位的ad/da就可以很好的滿足，三十幾階的fir濾波器則需要10位ad/da才能有比較理想的效果，更高階數(shù)的濾波器則需要更高位的濾波器。第三個(gè)是ad輸出端口和濾波器輸入端口的匹配問題，ad輸出為“11111111”時(shí)表示的數(shù)值為256，而在濾波器輸入端口中“11111111”如果是signed inter 則表示為-128，如果是unsigned inter則表示-1，所以如果濾波器的輸入為8為的話直接和ad的輸出相連是絕對(duì)得不到所需要的結(jié)果的。

48、解決方案就是如上文所說的那樣將濾波器的輸入端的位數(shù)改為9位signed inter，最高位設(shè)置為0。解決了這些難題后我感覺我對(duì)fir濾波器的理解前進(jìn)了一大步。 此次的經(jīng)歷會(huì)使我終身受益，我感受到要是真真正正用心去做一件事情，是真正的自己學(xué)習(xí)和研究的過程，沒有學(xué)習(xí)就不可能有研究的能力，沒有自己的研究，就不會(huì)有所突破。希望這次的經(jīng)歷能讓我在今后的學(xué)習(xí)生活中激勵(lì)我繼續(xù)進(jìn)步。參考文獻(xiàn)1岑光.基于fpga的fir數(shù)字濾波器研究與設(shè)計(jì)c，西安電子科技大學(xué)，2011.2鄭君里.信號(hào)于系統(tǒng)(第三版）m，高等教育出版社，2006.3管致中.信號(hào)于線性系統(tǒng)（第4版）m高等教育出版社20044羅韓君，劉明偉，王成.

49、基于dsp builder的fir濾波器設(shè)計(jì)與實(shí)現(xiàn).微計(jì)算機(jī)信息(嵌入式與 soc)2009(25) :29-30.5屈星，唐寧，舒等.基于 fpga 的 iir 數(shù)字濾波器的設(shè)計(jì)與仿真j.計(jì)算機(jī)仿真，2009，26（8）：304-307.6于亞萍，劉源，衛(wèi)勇.利用改進(jìn)da算法fir濾波器的仿真與實(shí)現(xiàn)j.計(jì)算機(jī)工程與應(yīng)用，2011，47（27).7楊大柱.matlab環(huán)境下f i r濾波器的設(shè)計(jì)與仿真.電子技術(shù)應(yīng)用j,2006(9): 101-103.8vinay k.inglejohn g.proakis.數(shù)字信號(hào)處理及其matlab實(shí)現(xiàn)m，電子工業(yè)出版社，1998.9趙文亮，蔣冰. 基于fpga 的高階高速fir 濾波器設(shè)計(jì)與實(shí)現(xiàn)j. 中國有線電視，2006，(3):329-334.10劉建成，鄒應(yīng)全，徐偉.基于fpga的fir濾波器設(shè)計(jì)與仿真j.南京信息工程大學(xué)學(xué)報(bào)：自然科學(xué)版，2010