武漢理工大學電子秒表的設計與制作

1、學 號： 課 程 設 計題 目電子秒表的設計和制作學 院自動化專 業(yè)電氣工程及其自動化班 級姓 名指導教師年月日0課程設計任務書學生姓名： 專業(yè)班級： 指導教師： 工作單位： 題 目： 電子秒表的設計與制作初始條件：（1） 計數精度可達1/100秒（2） 可顯示時間99.99秒（3） 具有開關可啟動，暫停，清零功能選作：設計可改變計時時間（最大59.99秒）的電路要求完成的主要任務: （包括課程設計工作量及其技術要求，以及說明書撰寫等具體要求）（1） 設計任務及要求（2） 方案比較及認證（3） 系統(tǒng)框圖，原理說明（4） 硬件原理，完整電路圖，采用器件的功能說明（5） 調試記錄及結果分析（6）

2、對成果的評價及改進方法（7） 總結（收獲及體會）（8） 參考資料（9） 附錄：器件表，芯片資料時間安排：6月27日6月30日：明確課題，收集資料，方案確定7月1日7月4日：整體設計，硬件電路調試7月5日7月8日；報告撰寫，交設計報告，答辯指導教師簽名： 2013年 6 月 27 日0武漢理工大學電工電子技術課程設計 目錄 摘要.11 總體設計框圖與方案選擇21.1 設計思路21.2 方案的選擇與論證2 1.2.1 方案一2 1.2.2 方案二2 1.2.3方案選擇與論證3 1.2.4總設計框圖32 電子秒表的工作原理42.1脈沖源電路42.2總清零控制電路72.3時間計數電路7 2.4分頻器電

3、路.102.5 碼驅動及顯示電路11 2.5.1 七段數碼管（led）.11 2.5.2 譯碼器.122.6 多功能數字秒表電路的組合12 2.6.1 由計數、分頻、譯碼組成的電路.133 電子秒表的總體電路設計.13 3.1 電子秒表的總體電路設計圖133.2 電子秒表的改進圖.134 仿真、調試及結果分析.144.1 調試步驟及方法.14 4.1.1 時鐘發(fā)生器的測試14 4.1.2 計數、譯碼、顯示單元的測試15 4.1.3 整體測試15 4.2 最終測試結果.16 4.3 調試時出現的問題及解決方法.165 結束語.16參考文獻17本科生課程設計成績評定表.181 摘要 隨著電子技術的

4、發(fā)展，電子技術在各個領域的運用也越來越廣泛，滲透到人們日常生活的方方面面，掌握必要的電工電子知識已經成為當代大學生特別是理工類大學生必備的素質之一 。 本數字計數系統(tǒng)的邏輯結構較簡單，是由控制電路，復位電路，0.01秒脈沖發(fā)生器，譯碼顯示電路構成的。利用555構建多諧振蕩器，產生頻率為100hz的時鐘脈沖。結合74ls160的功能利用j1和j2兩個功能開關實現秒表的計數、暫停、清零功能。關鍵詞：電子秒表 555定時器 分頻 計數 譯碼 電子秒表的設計與制作1 總體設計框圖與方案選擇1.1 設計思路 本次電子秒表的設計任務要求計數精度可達百分之一秒，因此基準脈沖應該獲得頻率為100hz的脈沖信號

5、。要求可顯示時間99.99秒，因此每一位都為十進制位。本計時器由時鐘脈沖發(fā)生電路、加計數器電路、譯碼電路和數碼管顯示器幾大部分構成。利用555構建多諧振蕩器，產生頻率為100hz的時鐘脈沖，以滿足精確到0.01s的課題要求。加計數器構成計時器的分位、秒位和毫秒位。若要求顯示的時間為59.99秒，則除秒位采取60進制，其余采取100進制。故選用74ls160，顯示部分用譯碼器配合數碼管構成。結合74ls160的功能利用j1和j2兩個功能開關實現秒表的計數、暫停、清零功能。1.2 方案的選擇與論證1.21 方案一 采用555定時器 基于十進制計數芯片74ls160的設計：題目要求達到可計數99.9

6、9秒，則需要四個數碼管；要求計數分辨率為0.01秒，那么我們需要相應頻率的信號發(fā)生器?？刹捎眉呻娐?55定時器與電阻和電容組成的多諧振蕩器。秒表核心部分使用四個74ls160計數器級聯(lián)而成，這種連接方式簡單，使用元器件數量少。本電路由啟動、暫停、清零電路、多諧振蕩電路、計數電路、譯碼顯示電路等組成，整體上是按照基準脈沖產生部分，控制部分和計數、譯碼、顯示部分這三大部分來設計的。1.22 方案二 采用石英晶體振蕩器 石英諧振器簡稱為晶振,它是利用具有壓電效應的石英晶體片制成的。這種石英晶體薄片受到外加交變電場的作用時會產生機械振動，當交變電場的頻率與石英晶體的固有頻率相同時，振動便變得很強烈，

7、這就是晶體諧振特性的反應。利用這種特性，就可以用石英諧振器取代lc(線圈和電容)諧振回路、濾波器等。由于石英諧振器具有體積小、重量輕、可靠性高、一般主要用于精度要求較高的時鐘脈沖產生電路中。1.2.3方案選擇與論證 對于方案二：可知通過proteus仿真模擬可知利用晶體振蕩器產生的脈沖信號更加的穩(wěn)定，精度也更加的高。但是使用晶體振蕩器需要繁復的分頻電路，然而對于此次課程設計而言也需考慮實際運用的需要，即在同樣可以滿座設計要求的條件下選擇更簡易的方案的原則。 最終方案選擇：在進行兩種方案的權衡比較下比較兩種方案，方案一使用555定時器構成的多諧振蕩器可通過對其電阻電容的計算產生0.01秒脈沖，然

8、后連接計數器電路以及譯碼顯示電路，簡單實用，成本低廉。而方案二用石英晶體振蕩器組成控制部分在其中輸入程序來控制按鍵，輸入脈沖等部分，較為精確和方便，減少了芯片的使用，但是它原理較為復雜且成本較高，因此我們選擇方案一。 我將選用：555振蕩器來產生100hz的信號。原因如下： 第一：因為通過改變相應的電阻電容值可使頻率微調，不必使用分頻器來對高頻信號進行分頻使電路繁復。 第二：通常r取值在幾百歐姆到幾兆歐姆，電容取值在幾百皮發(fā)到幾百微法。因此，電路產生的脈沖寬度從幾微秒到數分鐘，精度可達0.1.（這個也是選擇此振蕩器的主要原因之一）第三：經濟因素也是在電子設計中的重要一部分，而定時器運用廣泛，技

9、術成熟，價格相比于前幾種均較低，有利于降低電子設備的造價，更加有效地占據市場。故雖然此振蕩器沒有石英晶體穩(wěn)定度和精確性高，由于設計方便，操作簡單，成為了設計時的首選，但是由于與實驗中使用的555芯片產生的脈沖相比較，利用晶振產生的脈沖信號更加的穩(wěn)定，同過電壓表的測量能很好的觀察到這一點，同時在顯示上能夠更加接進預定的值，受外界環(huán)境的干擾較少，一定程度上優(yōu)于使用555芯片產生信號方式。但我們組依然選擇555信號產生電路。（實驗報告中著重按照原方案設計的555電路進行說明）1.2.4總設計框圖 電子秒表的工作原理就是不斷輸出連續(xù)脈沖給加法計數器，而加法計數器通過譯碼器來顯示它所記憶的脈沖周期個數。

10、1.時鐘發(fā)生器：利用石英震蕩555定時器構成的多諧振蕩器做時鐘源,產生脈沖。 2.記數器：對時鐘信號進行記數并進位,百分之一秒和十分之一秒以及個位秒之間10進制,十位秒為六進制; 本設計采用可預置的十進制同步加法計數器74ls160構成電子秒表的計數單元。 3.譯碼器：對脈沖記數進行譯碼輸出到顯示單元中。4.顯示器：采用4片led顯示器把各位的數值顯示出來，是秒表最終的輸出，共有四位，精確到百分之一秒；74ls48是bcd碼到七段碼的顯示譯碼器。 5.控制器：控制電路是對秒表的工作狀態(tài)（記時開始/暫停）進行控制的單元。屬低電平直接觸發(fā)的觸發(fā)器，有直接置位、復位的功能。 在設計一個數字系統(tǒng)時，首

11、先應根據要求，設計出總框圖，然后按框圖設計具體電路，這樣可避免在設計過程中產生錯誤。按照設計原理，數字式秒表的電路總框圖如圖1.1所示多諧振蕩器電路閘門控制器開始/停止開關秒十位計數器秒個位計數器秒0.1位計數器秒0.01位計數器譯 碼 器 顯 示與門清零 圖1.1 總設計框圖 2 電子秒表的工作原理2.1脈沖源電路 用 555 實現多諧振蕩產生頻率為100hz的方波（即周期為0.01秒的方波）。 圖 2.1 555管腳圖 圖2.2 555內部原理圖 （1）555電路的工作原理555電路的內部電路方框圖如圖2-2所示。它含有兩個電壓比較器，一個基本rs觸發(fā)器，一個放電開關管 t，比較器的參考電

12、壓由三只5k q的電阻器構成的分壓器提供。它們分別使高電平比較器c1的同相輸入端和低電平比較器c2的反相輸入端的參考電平為2/3vcc和上1/3vcc。c1與c2的輸出端控制rs觸發(fā)器狀態(tài)和放電管t的開關狀態(tài)。當輸入信號自6腳即高電平觸發(fā)輸入并超過參考電平2/3vcc時，觸發(fā)器復位，555的輸出端3腳輸出低電平，同時放電開關管t導通：當輸入信號自2腳輸入并低于1/3vcc時，觸發(fā)器置位，555的3腳輸出高電平，同時放電開關管截止。4腳是復位端，當=0，555的3腳輸出電平。平時端開路或接vcc， 5腳vco是控制電壓端，平時輸出2/3vcc作為比較器c1的參考電平，當5腳外接一個輸人電壓，即改

13、變了比較器的參考電平，從而實現對輸出的另一種控制，在不接外加電壓時，通常接一個0.047µf的電容器接地，起濾波作用，以消除外來的干擾，確保參考電平的穩(wěn)定。t為放電管，當t導通時，將給接于腳7的電容器提供低阻值的放電通路。555定時器主要是與電阻、電容構成充放電電路，并由兩個比較器來檢測電容器上的電壓，以確定輸出電平的高低和放電開關管的通斷。這就很方便地構成從微秒到數十分鐘的延時電路，可方便地構成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，施密特觸發(fā)器等脈沖產生或波形變換電路。（2）構成多諧振蕩器如 圖2.3（a）, 由555定時器和外接元件、構成多諧振蕩器，腳2與腳6直接相連。電路沒有穩(wěn)態(tài)，僅存在兩

14、個暫穩(wěn)態(tài)，電路亦不需要外加觸發(fā)信號，利用電源通過、向充電，以及通過向7腳放電端放電，其波形如 圖2-3（b）所示。輸出信號的時間參數是ttw1十tw2， tw10.7(十)， tw20.7，555電路要求和均應大于或等于1k，但十應小于或等于3.3m。 外部元件的穩(wěn)定性決定了多諧振蕩器的穩(wěn)定性，555定時器配以少量的元件即可獲得較高精度的振蕩頻率和具有較強的功率輸出能力。因此這種形式的多諧振蕩器應用很廣。 圖2.3 555定時器構成多諧振蕩器（3）組成占空比可調的多諧振蕩器 圖2.4 555組成占空比可調的多諧振蕩器電路如 圖2.4，它比 圖2.3所示電路增加了一個電位器和兩個相同的二極管。d

15、1、d2用來決定電容充、放電電流流經電阻的途徑（充電時d1 導通，d2截止：放電時d2導通，d1截止）。占空比: ptw1 / ( tw1十tw2) 0.7/0.7 (+) /(+)可見，若取=。電路即可輸出占空比為 50的方波信號。2.2總清零控制電路 如圖2.6 為電路的總清零控制電路，該電路在開關合上之后會輸出低電平，作用于各個74ls160的mr端，實現異步清零功能；開關斷開之后輸出高電平，電路處于計時狀態(tài)?？偳辶憧刂齐娐繁阌趯崿F電路的總的清零控制，同時也對時鐘脈沖起到控制作用。圖2.6 電路的總清零控制電路2.3時間計數電路記數器74160、74ls192、74ls90等都能實現十進

16、制記數，本設計采用十進制加法計數器74ls160構成電子秒表的計數單元，如圖三所示，555定時器構成的多諧振蕩器作為計數器74ls160的時鐘輸入。計數器1及計數器2接成5421碼十進制形式，其輸出端與實驗裝置上譯碼顯示單元的相應輸入端連接，可顯示0.10.9秒計時，計數器2及計數器3也接成8421碼十進制形式，計數器3和計數4接成60進制的形式，實現秒對分的進位。計數器2及計數器3也接成8421碼十進制形式. 集成異步計數器74ls160簡介 74ls160是異步十進制加法計數器，它既可以作二進制加法計數器，又可以作五進制和十進制加法計數器。 要實現 0.1 秒計數，須設計一個 10 進制計

17、數器；要實現秒計數，須設計一個 60 進制計數器；要實現分計數，須設計一個 10 進制計數器，這里選用 74ls160 實現。 74ls160中文資料內容說明： 74ls160是十進制同步計數器（異步清除）,為可預置的十進制同步計數器，共有54/74160和54/74ls160兩種線路結構型式，160的清除端是異步的。當清除端/mr為低電平時，不管時鐘端cp狀態(tài)如何，即可完成清除功能。160的預置是同步的。當置入控制器/pe為低電平時，在cp上升沿作用下，輸出端q0q3與數據輸入端dod3一致。對于54/74160，當cp由低至高跳變或跳變前，如果計數控制端enp、ent為高電平，則/pe應避

18、免由低至高電平的跳變，而54/74ls160 無此種限制。160的計數是同步的，靠cp同時加在四個觸發(fā)器上而實現的。當enp、ent均為高電平時，在cp上升沿作用下q0q3同時變化，從而消除了異步計數器中出現的計數尖峰。對于54/74160，只有當cp為高電平時，enp、ent才允許由高至低電平的跳變，而54/74ls16的enp、ent跳變與cp無關。160有超前進位功能。當計數溢出時，進位輸出端（rco）輸出一個高電平脈沖，其寬度為q0的高電平部分。在不外加門電路的情況下，可級聯(lián)成n位同步計數器。對于54/74ls160，在cp出現前，即使enp、ent、mr發(fā)生變化，電路的功能

19、也不受影響。 如圖2.7為74ls160管腳圖；如表2.1 為74ls160 的功能表。rco 進位輸出端enp 計數控制端ent 計數控制端q0q3 輸出端 圖2.7 74ls160管腳圖 表2.1 74ls160 的功能表entenpaction on the rising clock edge()l×××reset(clear)hl××load(dnqn)hhhhcount(incremeny)hhl×no change(hold)hh×lno change(hold)2.4分頻

20、器電路 通常，由555構成的多謝振蕩器輸出頻率是100hz的，是比較高，為了得到 10hz、1hz、0.1hz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。 須設計三個十進制計數器 ，對頻率為100hz的時鐘脈沖進行十分頻得到10hz，再對頻率為 10hz 的時鐘脈沖進行十分頻得到1hz，對頻率為 1hz 的時鐘脈沖進行十分頻得到0.1hz。一個單獨的模塊有四個74ls160組成，四塊分別控制四位，在最低位的74ls160的進位輸出端rco（進位時輸出有效為高電平）取得周期為 0.1s 的矩形脈沖，作為記錄十分之一秒位的使能端控制位，從而使得每十個100hz的脈沖到來后十分之一位加一。以此內推

21、，由十分之一秒位 可以控制秒位，由秒位控制十位。 用集成160為可預置的十進制同步計數器實現，電路圖如下：圖2.8是 74ls160構成十進制計數器 圖2.9 74ls160構成0.01秒位和0.1秒位計數器 圖2.10 74ls160構成0.01秒位、0.1秒位、1秒位、十秒位計數器 為了使實現60秒技術后顯示器重新計數，應該在顯示器顯示59:99后顯示00:00,所以應該在最高位加一個重新置數電路，使最高位在顯示6時就置零（現實中6是不顯示的），如 圖2.11是74ls160構成的六進制計數器 圖2.11 74ls160構成的六進制計數器2.5 碼驅動及顯示電路 計數器實現了對時間的累計以

22、 8421bcd碼形式輸出，用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流。譯碼顯示單元:本部分由7448譯碼器和七段顯示共陰極數碼管構成。在其引腳當中a、b、c、d為bcd碼輸入端，qa、qb、qc、qd、qe、qf、qg為譯碼輸出端，輸出“1”有效，用來驅動led數碼管。電路如 圖2.12： 圖2.12 由7448譯碼器和七段顯示共陰極數碼管構成的譯碼電路 2.5.1七段數碼管（led）led數碼管由發(fā)光二極管組成，led數碼管有一般亮和超亮等不同之分，也有0.5寸、1寸等不同的尺寸。小尺寸數碼管的顯示筆畫常用一個發(fā)光二極管組成，而大尺寸的數碼管由二個或多個

23、發(fā)光二極管組成，一般情況下，單個發(fā)光二極管的管壓降為1.8v左右，電流不超過30ma。發(fā)光二極管的陽極連接到一起連接到電源正極的稱為共陽數碼管，發(fā)光二極管的陰極連接到一起連接到電源負極的稱為共陰數碼管。下圖是七段數碼管（led）bs201的示意圖，圖中引腳6為vcc的為共陽數碼管，引腳6為gnd的為共陰數碼管。 要驅動led正常的顯示十進制數的十個字符，led前面必須接一個顯示譯碼器。 2.5.2譯碼器 顯示譯碼器可實現的邏輯功能是：將輸入的8421bcd碼轉化成驅動led發(fā)光的高、低電平信號，驅動led顯示出不同的十進制數字符， 電路仿真的時候，為了簡化電路，所以沒有將7448譯碼器和七段顯

24、示共陰極數碼管構成的譯碼電路畫出，只是用一個虛擬顯示器代替。如果要做出實物的話，就用7448譯碼器和七段顯示共陰極數碼管構成的譯碼電路進行實物焊接。2.6 多功能數字秒表電路的組合2.6.1 由計數、分頻、譯碼組成的電路 如 圖2.13所示。該電路組成之后，就可以進行00：00到59：99的循環(huán)顯示過程。各顯示器從左到右依次對應的是十秒位、秒位、十分之一秒位、百分之一秒位。 圖2.13 由計數、分頻、譯碼組成的電路3 電子秒表的總體電路設計3.1 電子秒表的總體電路設計圖 如 圖3.1 是電子秒表電路 。該電路可以實現電子秒表計數，可實現顯示器全部清零、開始計時功能。其中，為了防止現實中實物制

25、作后，按鍵會出現抖動的情況，在時鐘發(fā)生器開始按鍵后接一個觸發(fā)器防止出現抖動的情況。閉合時鐘發(fā)生器開關，觸發(fā)器輸出低電平，使時鐘發(fā)生器不能夠產生脈沖，計數停止；斷開時鐘發(fā)生器開關，觸發(fā)器輸出高電平，使時鐘發(fā)生器能夠產生脈沖，計數開始，由此可以實現電路中的計數總的控制。 圖3.1 是電子秒表總體電路圖 3.2電子秒表的改進圖 如圖3.2所示電路。該電路可以實現電子秒表計數，可實現顯示器全部清零、開始計時功能。此外基本rs觸發(fā)器作無抖動開關，能有效的防止抖動；同時采用占空比可調的多諧振蕩器，方便了頻率的調節(jié)。同時555定時器配以少量的元件，以獲得較高精度的振蕩頻率和具有較強的功率輸出能力。 圖3.2

26、電子秒表的總體電路設計改進圖4 仿真、調試及結果分析4.1 調試步驟和方法用proteus電子仿真軟件進行搭建電路，確認連接無誤后，運行軟件，用示波器觀察555定時器多諧振蕩器的輸出波形,確定為10ms,先按下復位鍵再按開始，秒表開始計數，當有四位數顯示時，再次按下開始，秒表停止計數，按復位鍵，秒表清零。然后驗證秒表滿刻度是否為59.99s。最后用實際元件進行安裝測試，安裝實際元件時，應先將實際芯片的電源和地線接好，然后按電路圖一步一步安裝好實際電路，由于連線較多須謹慎安裝，安裝好后打開電源，驗證是否成功。4.1.1 時鐘發(fā)生器的測試用示波器觀察時鐘輸出電壓波形并測量其頻率，調節(jié)rw1，使輸出

27、波形頻率為100hz（周期為10ms），若無波形輸出，檢查555定時器。 如 圖4-1是時鐘發(fā)生器輸出的周期為10ms的方波。 圖4.1 時鐘發(fā)生器輸出的周期為10ms的方波4.1.2 計數、譯碼、顯示單元的測試 測量計數器功能和分頻器功能，看輸出頻率是否為10倍關系，各段測量顯示管的功能是否正常。如 圖5-2 是0.01秒、0.1秒、1秒、10秒對應的輸入信號波形。圖4-2 0.01秒、0.1秒、1秒、10秒對應的輸入信號波形4.1.3 整體測試先按按鈕清零開關，此時電子秒表不工作，再按一下清零開關，則計數器清零后變開始計時，觀察數碼管顯示計數情況是否正常。如不需要計時或暫停時，按一下開關脈

28、沖開關，立即會出現暫停狀態(tài)。4.2 最終測試結果 經過最終測試與實際電路驗證，設計成功完全符合設計要求。4.3 調試中出現的問題及解決方法因為連線過于復雜，特殊地方應使用短導線進行連接，以便出現問題進行檢查。電路圖上應將各管腳標上標號，便于實際連接。特別注意不要帶電安裝實際電路以免損傷元件。5 結束語第一次聽到課程設計任務是數字秒表的時候，心里不免驚了一下下，原本就對電子課程中的數電部分不是很了解，現在突然知道自己要做數字部分的設計，所以心里就難免有些覺得很難辦，之后在圖書館借了些關于數字電路的書籍，在網上又了解了一些關于數字秒表的設計方法，經過兩天的不斷摸索終于有了些頭緒，感覺數電也還蠻好玩的，可是在看過設計要求之后瞬間就有種想要窒息的感覺，電路各個部分的原理雖是理解了，可臨到自己去重新整理的時候還是有些難度的，跟同學探討了些問題，明白了些最基本的數電