多進(jìn)制頻率調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)畢業(yè)設(shè)計(jì)

1、陜西理工學(xué)院畢業(yè)設(shè)計(jì)（論文）多進(jìn)制頻率調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)【摘 要】MFSK -多進(jìn)制數(shù)字頻率調(diào)制，簡稱多頻制，是2FSK方式的推廣。它是用不同的載波頻率代表各種數(shù)字信息。在數(shù)字通信系統(tǒng)中，數(shù)字調(diào)制與解調(diào)技術(shù)占有非常重要的地位。隨著FPGA技術(shù)的發(fā)展，數(shù)字通信技術(shù)與FPGA的結(jié)合體現(xiàn)了現(xiàn)代數(shù)字通信系統(tǒng)發(fā)展的一個(gè)趨勢(shì)。文中介紹了 MFSK調(diào)制解調(diào)的原理，并基于VHDL實(shí)現(xiàn)了 MFSK調(diào)制解調(diào)電路設(shè)計(jì)，仿真結(jié)果表明設(shè)計(jì)方案是可行的。整個(gè)系統(tǒng)的功 能在EDA技術(shù)開發(fā)平臺(tái)均調(diào)試通過，并在MAX7000S系列FPGA上硬件實(shí)現(xiàn)，具有較高的實(shí)用性和可靠性?！娟P(guān)鍵詞】MFSK VHDL調(diào)制；解調(diào)I陜西理工學(xué)院

2、畢業(yè)設(shè)計(jì)（論文）Design and Simulation of MFSK Modulation CircuitBased on VHDLXX(Grade 03,Class 1,Major electronics and information engineering, Electronics and informationen gi neeri ng Dept., XX Uni versity of tech no logy XXXX,XX)Tutor: XX【Abstract 】 MFSK - Multi-band digital frequency modulation, referre

3、d to as multi-frequency system is the way 2FSK promotion. It is representative of a different variety of digital information carrier frequency. In digital communication system, the digital modulation and demodulation plays an important role with the development of FPGA technology, the combination of

4、 digital communication technology with FPGA is an inevitable trend. This paper gives the principle of MFSK modulation and demodulation. Based on VHDL, the design of MFSK modulation circuit is realized. The simulation result indicates that this scheme is feasible.【Key words 】MFSK;VHDL; modulation; de

5、modulationII陜西理工學(xué)院畢業(yè)設(shè)計(jì)（論文）畢業(yè)設(shè)計(jì)（論文）原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設(shè)計(jì)（論文），是我個(gè)人在指導(dǎo)教師的指 導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加以標(biāo)注和致 謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包 含我為獲得及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過的材料。對(duì)本研究提供過幫助和做出過貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說 明并表示了謝意。作者簽名： 日期：指導(dǎo)教師簽名： 日期：使用授權(quán)說明本人完全了解大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本

6、；學(xué) 校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽 服務(wù)；學(xué)?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不 以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。作者簽名： 日 期：4學(xué)位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取 得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何 其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對(duì)本文的研究做出重要貢獻(xiàn) 的個(gè)人和集體，均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法 律后果由本人承擔(dān)。作者簽名：日期： 年 月 日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、

7、使用學(xué)位論文的規(guī)定，同意學(xué) 校保留并向國家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被 查閱和借閱。本人授權(quán)大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保 存和匯編本學(xué)位論文。涉密論文按學(xué)校規(guī)定處理。作者簽名：日期：年月日導(dǎo)師簽名：日期：年月日目錄1緒論11.1 MAXPLUXII 簡介31.2 VHDL語言簡介41.3多進(jìn)制調(diào)制的特點(diǎn)52方案論證82.1 FPGA 簡介82.2FPGA 概述82.3ALTERA可編程邏輯器件簡介 93多進(jìn)制數(shù)字調(diào)制原理 103.1 FSK調(diào)制解調(diào)的基本原理 103.2MFSK 簡介123.3多進(jìn)制數(shù)字頻

8、率調(diào)制的原理 123.4多進(jìn)制數(shù)字頻率解調(diào)的原理133.5MFSK調(diào)制解調(diào)原理 143.6MFSK信號(hào)的頻譜、帶寬及頻帶利用率153.7MFSK系統(tǒng)的誤碼性能 154 MFSK的VHDL建模與設(shè)計(jì)164.1 MFSK調(diào)制電路的VHDL建模與設(shè)計(jì)及實(shí)現(xiàn) 164.2MFSK解調(diào)電路的VHDL建模與設(shè)計(jì)及實(shí)現(xiàn) 174.3MFSK調(diào)制解調(diào)電路的VHDL建模與設(shè)計(jì)及實(shí)現(xiàn) 195硬件實(shí)現(xiàn)215.1程序下載215.2波形驗(yàn)證225.3結(jié)果分析與體會(huì) 23結(jié)論24致謝25參考文獻(xiàn)26附錄A英文文獻(xiàn)：27中文翻譯:31附錄B原文總程序： 34陜西理工學(xué)院畢業(yè)設(shè)計(jì)(論文)1緒論如今社會(huì)通信技術(shù)的發(fā)展速度可謂日新月

9、異，計(jì)算機(jī)的出現(xiàn)在現(xiàn)代通信技術(shù)的各種媒體中占有 獨(dú)特的地位，計(jì)算機(jī)在當(dāng)今社會(huì)的眾多領(lǐng)域里不僅為各種信息處理設(shè)備被使用，而且它與通信向結(jié) 合，使電信業(yè)務(wù)更加豐富。隨著人類經(jīng)濟(jì)和文化的發(fā)展，人們對(duì)通信技術(shù)性能的需求也越來越迫切， 從而又大大推動(dòng)了通信科學(xué)的發(fā)展。在通信理論上，先后形成了 “過濾和預(yù)測理論”、“香濃信息論”、“糾錯(cuò)編碼理論”、“信源統(tǒng)計(jì)特性理論”、“調(diào)制理論”等。通信作為社會(huì)的基本設(shè)施和必要條件，引起的世界各國的廣泛關(guān)注， 通信的目的就是從一方向另一方傳送信息，給對(duì)方以信息，但是消息的傳送一般都不是直接的，它 必須借助于一定形式的信號(hào)才能便于遠(yuǎn)距離快速傳輸和進(jìn)行各種處理。雖然基帶信號(hào)

10、可以直接傳輸，但是目前大多數(shù)信道不適合傳輸基帶信號(hào)?，F(xiàn)有通信網(wǎng)的主體為 傳輸模擬信號(hào)而設(shè)計(jì)的，基帶數(shù)字信號(hào)不能直接進(jìn)入這樣的通信網(wǎng)?；鶐盘?hào)一般都包含有頻率較 低，甚至是直流的分量，很難通過有限尺寸的天線得到有效輻射，因而無法利用無線信道來直接傳 播。對(duì)于大量有線信道，由于線路中多半串接有電容器或并接有變壓器等隔直流元件，低頻或直流 分量就會(huì)受到很大限制。因此，為了使基帶信號(hào)能利用這些信道進(jìn)行傳輸，必須使代表信息的原始 信號(hào)經(jīng)過一種變換得到另一種新信號(hào)，這種變換就是調(diào)制。實(shí)際中一般選正弦信號(hào)為基帶信號(hào)，稱 為載波信號(hào)。代表所傳信息的原始信號(hào)，使調(diào)制載波的信號(hào)。調(diào)制就是從載波的一個(gè)參量的變化來

11、反映調(diào)制信號(hào)變化的過程。用載波幅度的變化來反映調(diào)制信號(hào)的稱為振幅調(diào)制；用載波的頻率、相 位反映調(diào)制信號(hào)變化的調(diào)制分別成為頻率調(diào)制和相位調(diào)制。而實(shí)現(xiàn)這些調(diào)制過程得設(shè)備成為調(diào)制器。從已調(diào)波形中恢復(fù)調(diào)制信號(hào)的過程稱為解調(diào)，相應(yīng)的設(shè)備成為解調(diào)器。一般講調(diào)制器和解調(diào)器做成 一個(gè)設(shè)備，可用于雙向傳輸，稱為調(diào)制解調(diào)器。調(diào)制的另一目的是便于線路復(fù)用。在進(jìn)行多路傳輸時(shí)，各路數(shù)據(jù)的原始基帶型號(hào)的頻譜往往是 相互重疊的，不能在同一線路上同時(shí)輸出。經(jīng)過調(diào)制后，各路信號(hào)可已搬移到頻帶互不重疊的頻段 去傳輸，從而避免多路傳輸中的相互干擾。基于這種目的，信號(hào)經(jīng)調(diào)制后在傳輸?shù)姆绞接址Q為頻帶 傳輸。調(diào)制信號(hào)時(shí)模擬信號(hào)的稱為模擬

12、調(diào)制，模擬調(diào)制是對(duì)載波信號(hào)的參量進(jìn)行連續(xù)調(diào)制，在接受端 則對(duì)載波信號(hào)的調(diào)制參量連續(xù)地估值；而數(shù)字調(diào)制則是用載波的某些離散狀態(tài)來表征所傳輸?shù)男畔?，在接受端也只要?duì)載波信號(hào)的離散調(diào)制參量進(jìn)行檢測。二進(jìn)制數(shù)字調(diào)制所用調(diào)制信號(hào)由代表“ 0 ” “ 1 ”的數(shù)字信號(hào)脈沖序列組成。因此，數(shù)字調(diào)制信號(hào)也成為鍵控信號(hào)。在二進(jìn)制振幅調(diào)制、頻率調(diào)制和 相位調(diào)制分別稱為振幅鍵控（ ASK、頻移鍵控（FSK）、相移鍵控（PSK）。數(shù)字調(diào)制產(chǎn)生模擬信號(hào)， 其載波參量的離散狀態(tài)是與數(shù)字?jǐn)?shù)據(jù)相對(duì)應(yīng)的，這種信號(hào)適宜于在帶通型的模擬信道上傳輸。頻率調(diào)制是利用載波的頻率變化來傳輸信息的，其中最簡單的一種方式是多進(jìn)制頻移鍵控（MF

13、SK）調(diào)制，它是繼振幅鍵控信號(hào)之后出現(xiàn)比較早的一種調(diào)制方式。由于它的抗衰減性能優(yōu)于ASK設(shè)備又不算復(fù)雜，實(shí)現(xiàn)也比較容易，所以一直在很多場合，例如在中低速數(shù)據(jù)傳輸，尤其在有衰減的無 線信道中廣泛應(yīng)用。 多進(jìn)制頻移鍵控（MFSK用靠近在載波的多個(gè)不同頻率表示兩個(gè)二進(jìn)制數(shù)。MFSK信號(hào)有兩種產(chǎn)生方法：載波調(diào)頻法和頻率選擇法。載波調(diào)頻法產(chǎn)生的是相位連續(xù)的MFSK言號(hào)，相位連續(xù)MFSK言號(hào)一般由一個(gè)振蕩器產(chǎn)生，用基帶信號(hào)改變振蕩器的參數(shù)，使震蕩頻率發(fā)生變化，這時(shí) 相位是連續(xù)的。頻率選擇法一般是相位不連續(xù)的MFSK言號(hào)，相位不連續(xù)的 MFSK言號(hào)一般由四個(gè)不同頻率的振蕩器長生，由基帶信號(hào)控制著四個(gè)頻率信號(hào)

14、的輸出。由于這兩個(gè)振蕩器是相互獨(dú)立的因 此在轉(zhuǎn)換或相反的過程中，不能保證相位的連續(xù)。了解了MFSKW號(hào)的基本概念后，利用Max-plusH軟件中的VHDL語言對(duì)MFSK頻移鍵控系統(tǒng)就行調(diào)制、解調(diào)的程序設(shè)計(jì)；程序設(shè)計(jì)運(yùn)行成功后，在 利用VHDL語言對(duì)MFSK頻移鍵控系統(tǒng)進(jìn)行調(diào)制、解調(diào)的波形仿真；最后通過VHDL語言制作出MFSK頻移鍵控系統(tǒng)調(diào)制、解調(diào)的電路圖。在數(shù)字通信中，數(shù)字信號(hào)傳輸系統(tǒng)分為基帶傳輸系統(tǒng)和載波傳輸系統(tǒng)。在數(shù)字載波傳輸系統(tǒng)中，數(shù)字信號(hào)對(duì)高頻載波進(jìn)行調(diào)制，變?yōu)轭l帶信號(hào)，通過信道傳輸，在接收端解調(diào)后恢復(fù)成原來的數(shù)字 信號(hào)。數(shù)字信號(hào)對(duì)載波的調(diào)制與模擬信號(hào)對(duì)載波的調(diào)制過程類似，同樣可以用

15、數(shù)字信號(hào)去控制正弦 載波的振幅、頻率或相位的變化。但由于數(shù)字信號(hào)具有時(shí)間和取值離散的特點(diǎn)，從而使受控載波的 參數(shù)變化過程離散化，因此這種調(diào)制過程又稱為“鍵控法”。數(shù)字調(diào)制過程中處理的是數(shù)字信號(hào),而 載波有振幅、頻率和相位 3個(gè)變量，且二進(jìn)制的信號(hào)只有高低電平兩個(gè)邏輯量1和0,所以數(shù)字調(diào)制最基本的方法有3種：對(duì)載波的振幅調(diào)制稱為振幅鍵控(ASK);對(duì)載波的頻率調(diào)制稱為頻移鍵控(FSK);對(duì)載波的相位調(diào)制稱為相移鍵控(PSK)。根據(jù)所處理的基帶信號(hào)的進(jìn)制不同分為二進(jìn)制和多進(jìn)制調(diào)制。多進(jìn)制數(shù)字調(diào)制與二進(jìn)制相比，在相同的信息傳輸速率條件下，可以使傳輸頻帶壓縮k倍，從而提高了通信系統(tǒng)的有效性。1 EDA

16、技術(shù)簡介EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語言HDL(Hardware Description Lan guage)為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、仿真，直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC(Application Specific In tegrated Circuit)芯片中，實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。EDA技術(shù)可把數(shù)字通信技術(shù)，微電子技術(shù)和現(xiàn)代電子設(shè)計(jì)自動(dòng)技術(shù)結(jié)合起來，實(shí)現(xiàn)硬件設(shè)計(jì)軟件化，加速了數(shù)字通信系統(tǒng)設(shè)計(jì)的效率，降低了設(shè)計(jì)成本。EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較：傳統(tǒng)設(shè)

17、計(jì)方法的缺點(diǎn)：(1 )復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難。(2 )如果某一過程存在錯(cuò)誤，查找和修改十分不便。(3) 設(shè)計(jì)過程中產(chǎn)生大量文檔，不易管理。(4) 對(duì)IC設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差。(5 )只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測。EDA技術(shù)的特點(diǎn)：(1) 采用硬件描述語言作為設(shè)計(jì)輸入。(2) 庫的引入。(3) 設(shè)計(jì)文檔的管理。(4 )強(qiáng)大的系統(tǒng)建模、電路仿真功能。(5) 具有自主知識(shí)產(chǎn)權(quán)。(6) 開發(fā)技術(shù)的標(biāo)準(zhǔn)化、規(guī)范化以及IP核的可重用性。(7) 適用于高效率大規(guī)模系統(tǒng)設(shè)計(jì)的自頂向下設(shè)計(jì)方案。(8 )全方位的利用計(jì)算機(jī)自動(dòng)設(shè)計(jì)、仿真和測試技術(shù)。(9)

18、 對(duì)設(shè)計(jì)者的硬件知識(shí)和硬件經(jīng)驗(yàn)要求低。(10) 與以CPU為主的電路系統(tǒng)相比，EDA技術(shù)具有更好的高速性能。(11) 純硬件系統(tǒng)的高可靠性。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。1.1 MAXPLUXII 簡介前面已提到，MAX+PLUS II是開發(fā)ALTERA公司FPGA產(chǎn)品的軟件工具。利用 MAX+PLUS II提供 的設(shè)計(jì)環(huán)境和設(shè)計(jì)工具，可以靈活高效地完成各種數(shù)字電路設(shè)計(jì)。在MAX+PLUS II中FPGA勺設(shè)計(jì)流程如下：1 設(shè)計(jì)的輸入MAX+PLUS II中有三種輸入方式：圖形輸入、文本輸入、波形輸入，分別利用MAX+PLUS II的Graphic Editor 、Text Edi

19、tor 、Waveform Editor 。圖形輸入即輸入電路原理圖，不僅可以使用 MAX+PLUS II中豐富的圖形器件庫，而且可以使用幾乎全部的標(biāo)準(zhǔn)EDA設(shè)計(jì)工具。文本輸入方式支持ALTERA公司的AHDL語言，同時(shí)兼容 VHDL和Verilog HDL。波形輸入允許設(shè)計(jì)者通過只編輯輸入 波形，而由系統(tǒng)自動(dòng)生成該功能模塊。2 設(shè)計(jì)實(shí)現(xiàn)設(shè)計(jì)實(shí)現(xiàn)意味著在所選的FPGA器件內(nèi)物理地實(shí)現(xiàn)所需邏輯。這個(gè)過程主要由MAX+PLUS中的核心部分編譯器(Compiler)完成。它主要依據(jù)設(shè)計(jì)輸入文件自動(dòng)生成用于器件編程、波形仿真及延 時(shí)分析等所需的數(shù)據(jù)文件。3 設(shè)計(jì)仿真仿真器(Simulator)和時(shí)延分

20、析器(Timing Analyzer)利用編譯器產(chǎn)生的數(shù)據(jù)文件自動(dòng)完成邏輯功能仿真和延時(shí)特性仿真。在仿真文件中加載不同的激勵(lì)，可以觀察中結(jié)果以及輸出波形。必要時(shí)， 可以返回設(shè)計(jì)輸入階段，修改設(shè)計(jì)輸入，最終達(dá)到設(shè)計(jì)要求。4 器件編程與測試在仿真結(jié)果正確以后，就可以進(jìn)行器件編程，即通過編程器(Programmer)將設(shè)計(jì)下載到實(shí)際芯片中。下載之后，仍需進(jìn)行動(dòng)態(tài)仿真，因?yàn)樵谏弦徊襟E的仿真屬于靜態(tài)時(shí)序仿真，并未涉及實(shí)際 器件。動(dòng)態(tài)仿真是將實(shí)際信號(hào)送入實(shí)際芯片中進(jìn)行的時(shí)序驗(yàn)證。最后則是測試芯片在系統(tǒng)中的實(shí)際 運(yùn)行性能。1.1.1 Max-plus n開發(fā)系統(tǒng)的特點(diǎn):1、開放的界面Max-plus n 支

21、持與 Cade nee, Exemplar logic , Men tor Graphics, Simplicity , View logic 禾口其它 公司所提供的EDA工具接口。2、與結(jié)構(gòu)無關(guān)Max-plus n 系統(tǒng)的核心 Complier 支持 Altera 公司的 FLEX10K、FLEX8000、FLEX6000、 MAX9000、MAX7000、MAX5000和Classic可編程邏輯器件， 提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的 可編程邏輯設(shè)計(jì)環(huán)境。3、完全集成化Max-plus n的設(shè)計(jì)輸入、處理與較驗(yàn)功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加快動(dòng)態(tài)調(diào)試、縮短開發(fā)周期。4、豐富的設(shè)

22、計(jì)庫Max-plus n提供豐富的庫單元供設(shè)計(jì)者調(diào)用，其中包括74系列的全部器件和多種特殊的邏輯功能(Macro-Function )以及新型的參數(shù)化的兆功能(Mage-Function )。5、模塊化工具設(shè)計(jì)人員可以從各種設(shè)計(jì)輸入、處理和較驗(yàn)選項(xiàng)中進(jìn)行選擇從而使設(shè)計(jì)環(huán)境用戶化。6、硬件描述語言(HDL )Max-plus n軟件支持各種 HDL設(shè)計(jì)輸入選項(xiàng)，包括 VHDL、Verilog HDL和Altera自己的硬件 描述語言AHDL。1.2 VHDL語言簡介VHDL 的英文全名是 Very-High-Speed In tegrated Circuit Hardware Descripti

23、 on Lan guage,誕生于1982年。1987年底，VHDL被IEEE代了原有的非標(biāo)準(zhǔn)的硬件描述語言和美國國防部確認(rèn)為標(biāo) 準(zhǔn)硬件描述語言。數(shù)據(jù)類型，常數(shù)和子程序等；配置用于從庫中選取所需要單元來支持系統(tǒng)的不同設(shè)計(jì)，即對(duì)庫 的使用。庫可由用戶生成或芯片制造商提供，以便共享。實(shí)體是描述系統(tǒng)的外部端口，實(shí)體說明用于描述設(shè)計(jì)系統(tǒng)的外部端口輸入、輸出特征；結(jié)構(gòu)體是描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為，即用于描述設(shè)計(jì)系統(tǒng)的行為、系統(tǒng)數(shù)據(jù)的流程和系統(tǒng)內(nèi) 部的結(jié)構(gòu)及其實(shí)現(xiàn)的功能。配置為屬性選項(xiàng)，描述層與層之間、實(shí)體與結(jié)構(gòu)體之間的連接關(guān)系，比如高層設(shè)計(jì)需要將低層 實(shí)體作為文件加以利用，這就要用到配置說明，用于從庫中

24、選取所需設(shè)計(jì)單元來組成系統(tǒng)設(shè)計(jì)的不 同版本。程序包為屬性選項(xiàng)，用于把共享的定義放置其中，具體地說主要用來存放各種設(shè)計(jì)的模塊都能共享的數(shù)據(jù)類型、常量和子程序等。庫主要用于存放已經(jīng)編譯的實(shí)體、結(jié)構(gòu)體、程序包和配置，可由用戶自主生成或有ASIC芯片制造商提供相應(yīng)的庫，以便于設(shè)計(jì)中為大家所共享。4陜西理工學(xué)院畢業(yè)設(shè)計(jì)（論文）相對(duì)于其他硬件設(shè)計(jì)語言，1.2.1 VHDL具有如下優(yōu)點(diǎn)：1、用于設(shè)計(jì)復(fù)雜的、多層次的設(shè)計(jì)，支持設(shè)計(jì)庫和設(shè)計(jì)的重復(fù)使用；2、與硬件獨(dú)立，一個(gè)設(shè)計(jì)可用于不同的硬件結(jié)構(gòu)，而且設(shè)計(jì)時(shí)不必了解過多的硬件細(xì)節(jié)；3、 有豐富的軟件支持 VHDL的綜合和仿真，從而能在設(shè)計(jì)階段就能發(fā)現(xiàn)設(shè)計(jì)中的Bu

25、g，縮短設(shè) 計(jì)時(shí)間，降低成本；4、 有良好的可讀性，容易理解。 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除 了含有許多具有硬件特征的語句外， VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī) 高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就 可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。VHDL語言的基本結(jié)構(gòu)：一個(gè)完整的

26、VHDL語言程序通常包括實(shí)體聲明（En tity Declarati on）、結(jié)構(gòu)體（Architecture Body ）、配置（Configuration ）、程序包（Package）和庫（Library ）五個(gè) 組成部分。其中實(shí)體和結(jié)構(gòu)體是不可缺少的。前4種是可分別是編譯的源設(shè)計(jì)單元。庫存放已編譯的實(shí)體，結(jié)構(gòu)體，配置和包；實(shí)體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為；包存放各設(shè)計(jì)模塊都能共享的5、有良好的可讀性，容易理解5。1.3多進(jìn)制調(diào)制的特點(diǎn)數(shù)字通信的早期歷史是與電報(bào)的發(fā)展聯(lián)系在一起的。1937年，英國人A. H.里夫斯提出脈碼調(diào)制（PCM,從而推動(dòng)了模擬信號(hào)數(shù)字化的進(jìn)程。1946年，法國人E.

27、 M.德洛雷因發(fā)明增量調(diào)制。1950年C. C.卡特勒提出差值編碼。1947年，美國貝爾實(shí)驗(yàn)室研制出供實(shí)驗(yàn)用的24路電子管脈碼調(diào)制裝置，證實(shí)了實(shí)現(xiàn) PCM的可行性。1953年發(fā)明了不用編碼管的反饋比較型編碼器，擴(kuò)大了輸入 信號(hào)的動(dòng)態(tài)范圍。1962年，美國研制出晶體管 24路1. 544兆比/秒脈碼調(diào)制設(shè)備，并在市話網(wǎng)局 間使用。 數(shù)字通信與模擬通信相比具有明顯的優(yōu)點(diǎn)。它抗干擾能力強(qiáng)，通信質(zhì)量不受距離的影響， 能適應(yīng)各種通信業(yè)務(wù)的要求，便于采用大規(guī)模集成電路，便于實(shí)現(xiàn)保密通信和計(jì)算機(jī)管理。不足之 處是占用的信道頻帶較寬。20世紀(jì)90年代，數(shù)字通信向超高速大容量長距離方向發(fā)展，高效編碼技術(shù)日益成熟

28、，語聲編碼已走向?qū)嵱没碌臄?shù)字化智能終端將進(jìn)一步發(fā)展。1.3.1數(shù)字通信系統(tǒng)是利用數(shù)字信號(hào)來傳遞信息的通信系統(tǒng)，如下圖所示圖1.1數(shù)字通信系統(tǒng)1.3.2各部分功能（1）信源編碼與譯碼信源編碼的作用：設(shè)法減少碼元數(shù)目和降低碼元速率，即通常所說的數(shù)據(jù)壓縮。 碼元速率將直接影響傳輸所占的帶寬，而傳輸帶寬又直接反映了通信的有效性。信息源給出的是模擬語音信號(hào)時(shí)，信源編碼器將其轉(zhuǎn)換成數(shù)字信號(hào)，以實(shí)現(xiàn)模擬信號(hào)的數(shù)字化傳輸。（2）信道編碼與譯碼為了減少差錯(cuò)，信道編碼器對(duì)傳輸?shù)男畔⒋a元按一定的規(guī)則加入保護(hù)成分（監(jiān)督元），組成所謂“抗干擾編碼”。接收端的信道譯碼器按一定規(guī)則進(jìn)行解碼，從解碼過程中發(fā)現(xiàn)錯(cuò)誤或糾正錯(cuò)

29、誤，從而 提高通信系統(tǒng)抗干擾能力，實(shí)現(xiàn)可靠通信。（3）加密與解密在需要實(shí)現(xiàn)保密通信的場合，為了保證所傳信息的安全，人為將被傳輸?shù)臄?shù)字序列擾亂，即加上密 碼，這種處理過程叫加密。在接收端利用與發(fā)送端相同的密碼復(fù)制品對(duì)收到的數(shù)字序列進(jìn)行解密， 恢復(fù)原來信息，叫解密。（4）數(shù)字調(diào)制與解調(diào)? 數(shù)字調(diào)制就是把數(shù)字基帶信號(hào)的頻譜搬移到載頻處，形成適合在信道中傳輸?shù)念l帶信號(hào)。? 基本的數(shù)字調(diào)制方式有振幅鍵控ASK頻移鍵控FSK絕對(duì)相移鍵控 PSK相對(duì)（差分）相移鍵控DPSK? 對(duì)這些信號(hào)可以采用相干解調(diào)或非相干解調(diào)還原為數(shù)字基帶信號(hào)。（5）同步與數(shù)字復(fù)接? 同步是使收、發(fā)兩端的信號(hào)在時(shí)間上保持步調(diào)一致。?

30、按照同步的功用不同，可分為載波同步、位同步、群同步和網(wǎng)同步。? 數(shù)字復(fù)接就是依據(jù)時(shí)分復(fù)用基本原理把若干個(gè)低速數(shù)字信號(hào)合并成一個(gè)高速的數(shù)字信號(hào)，以擴(kuò)大傳輸容量和提高傳輸效率。1.3.3數(shù)字通信的主要特點(diǎn)（1）抗干擾能力強(qiáng)。（2）遠(yuǎn)距離傳輸可消除噪聲積累。（3）采用信道編碼技術(shù)可控制差錯(cuò)。降低誤碼率，提高傳輸?shù)目煽啃浴＃?）易于與各種數(shù)字終端接口，用現(xiàn)代計(jì)算技術(shù)對(duì)信號(hào)進(jìn)行處理、加工、變換、存儲(chǔ)，從而形成 能網(wǎng)。（5） 易于集成化，從而使通信設(shè)備微型化。（6） 易于加密處理，且保密強(qiáng)度高。數(shù)字通信的缺點(diǎn)（1）占據(jù)寬的系統(tǒng)頻帶，因此數(shù)字通信的頻帶利用率不高。（2）數(shù)字通信對(duì)同步要求高，因而系統(tǒng)設(shè)備比較

31、復(fù)雜。（3） 不過，隨著光纖等的采用、窄帶調(diào)制技術(shù)和超大規(guī)模集成電路的發(fā)展，數(shù)字通信的這些 缺點(diǎn)已經(jīng)弱化。數(shù)字通信將占主導(dǎo)地位。1.3.4多進(jìn)制數(shù)字調(diào)制頻率件控是用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率，即以不同頻率的高頻振蕩來表示不同的數(shù)字基帶 信號(hào)。多進(jìn)制數(shù)字頻率調(diào)制也稱為多元調(diào)頻或多頻制。用多個(gè)頻率不同的正弦波分別代表不同的數(shù) 字信號(hào)，在某一碼元時(shí)間內(nèi)只發(fā)送其中一個(gè)頻率。所謂多進(jìn)制數(shù)字調(diào)制，就是利用多進(jìn)制數(shù)字基帶信號(hào)去調(diào)制高頻載波的某個(gè)參量，如幅度、頻率或相位的過程。根據(jù)被調(diào)參量的不同，多進(jìn)制數(shù)字調(diào)制可分為多進(jìn)制幅度鍵控（MAS）多進(jìn)制頻移鍵控（MFSK以及多進(jìn)制相移鍵控 （MPSK或 MDPS

32、）也可以把載波的兩個(gè)參量組合起來進(jìn)行調(diào)制， 如把幅度和相位組合起來得到多進(jìn)制幅相鍵控（MAPK或它的特殊形式多進(jìn)制正交幅度調(diào)制（MQAM等。由于多進(jìn)制數(shù)字已調(diào)信號(hào)的被調(diào)參數(shù)在一個(gè)碼元間隔內(nèi)有多個(gè)取值，因此，與二進(jìn)制數(shù)字調(diào)制相比，多進(jìn)制數(shù)字調(diào)制有以下幾個(gè)特點(diǎn)：（1） 在碼元速率（傳碼率）相同條件下，可以提高信息速率（傳信率），使系統(tǒng)頻帶利用率增大。碼元速率相同時(shí)， M 進(jìn)制數(shù)傳系統(tǒng)的信息速率是二進(jìn)制的log2 M倍。在實(shí)際應(yīng)用中，通常取M =2k ，k為大于1的正整數(shù)。（2）在信息速率相同條件下， 可以降低碼元速率， 以提高傳輸?shù)目煽啃浴?信息速率相同時(shí)， M進(jìn)制的碼元寬度是二進(jìn)制的 log2

33、M倍，這樣可以增加每個(gè)碼元的能量，并能減小碼間串?dāng)_影響等。正是基于這些特點(diǎn)，使多進(jìn)制數(shù)字調(diào)制方式得到了廣泛的使用。不過，獲得以上幾點(diǎn)好處所付 出的代價(jià)是，信號(hào)功率需求增加和實(shí)現(xiàn)復(fù)雜度加大。2方案論證2.1 FPGA 簡介FPGA是現(xiàn)場可編程門陣列器件 （Field Programmable Gate Array）的簡稱，它是復(fù)雜可編程邏 輯器件（Complex Programmable Logic Device） 的一個(gè)分支。在過去的課程設(shè)計(jì)中用的最多的是 ALTERA公司的MAX7000S系列芯片，本次設(shè)計(jì)仍將使用它們。2.2 FPGA 概述FPGA吉構(gòu)原理圖如下：01°Jo町“囚

34、內(nèi)釋連«£刃 08 0 0 0 0 a 0 0 0 B BOTaaoooaoo®roooooooooooaoooooo-wOT-OODOOOOOaWDOOOOOOOW圖2.1 FPGA結(jié)構(gòu)原理圖FPGA通常由布線資源圍繞的可編程單元構(gòu)成陣列，又由可編程I/O單元圍繞陣列構(gòu)成整個(gè)芯片。其內(nèi)部結(jié)構(gòu)稱為LCA（ Logic Cell Array），由可編程邏輯塊（CLB、可編程輸入輸出模塊 （IOB） 和可編程內(nèi)部連線（PIC、三個(gè)部分組成。排成陣列的邏輯單元由布線通道中的可編程連線連接起 來實(shí)現(xiàn)一定的邏輯功能。FPGA是由掩膜可編程門陣列和可編程邏輯器件演變而來的，將

35、它們的特性結(jié)合在一起，使得FPGA既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性。鑒于此，F(xiàn)PGA是可編程邏輯器件的一個(gè)發(fā)展趨勢(shì)。FPGA由可編程邏輯單元陣列、布線資源和可編程的I /O單元陣列構(gòu)成，一個(gè) FPGA包含豐富的邏輯門、寄存器和I / O資源。一片F(xiàn)PGA芯片就可以實(shí)現(xiàn)數(shù)百片甚至更多個(gè)標(biāo)準(zhǔn)數(shù)字集成電路所實(shí) 現(xiàn)的系統(tǒng)。FPGA的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和I /O單元都可以由用戶編程，可以實(shí)現(xiàn)任何邏輯功能，滿足各種設(shè)計(jì)需求。其速度快，功耗低，通用性強(qiáng)，特別適用于復(fù)雜系統(tǒng)的設(shè)計(jì)。使 用FPGA還可以實(shí)現(xiàn)動(dòng)態(tài)配置、在線系統(tǒng)重構(gòu)（可以在系統(tǒng)運(yùn)行的不同時(shí)刻，按需

36、要改變電路的功能， 使系統(tǒng)具備多種空間相關(guān)或時(shí)間相關(guān)的任務(wù)）及硬件軟化、軟件硬化等功能。鑒于高頻疲勞試驗(yàn)機(jī)控制器控制規(guī)模比較大，功能復(fù)雜，故我們?cè)谘兄七^程中，在傳統(tǒng)試驗(yàn)機(jī) 控制器的基礎(chǔ)上，通過 FPGA技術(shù)及微機(jī)技術(shù)兩者的結(jié)合，來全面提升控制器系統(tǒng)的性能，使整機(jī)的 工作效率、控制精度和電氣系統(tǒng)可靠性得到了提高，且操作方便而又不乏技術(shù)的先進(jìn)性。2.3 ALTERA可編程邏輯器件簡介可編程邏輯器件的兩種主要類型是現(xiàn)場可編程門陣列（FPGA和復(fù)雜可編程邏輯器件（CPLD。在這兩類可編程邏輯器件中，F(xiàn)PGA提供了最高的邏輯密度、最豐富的特性和最高的性能?，F(xiàn)在最新的FPGA器件，如Xilinx Virt

37、ex?系列中的部分器件，可提供八百萬”系統(tǒng)門"（相對(duì)邏輯密度）。這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器（如IBM Power PC）、大容量存儲(chǔ)器、時(shí)鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件（device-to-device ）信號(hào)技術(shù)。FPGA被應(yīng)用于范圍廣泛的應(yīng)用中，從數(shù)據(jù)處理和存儲(chǔ)，以及到儀器儀表、電信和數(shù)字信號(hào)處理等。與此相比，CPLD提供的邏輯資源少得多-最高約1萬門。但是，CPLD提供了非常好的可預(yù)測性，因此對(duì)于關(guān)鍵的控制應(yīng)用非常理想。而且如 Xilinx Cool Runner? 系列 CPLD器件需要的功耗極低?？删幊踢壿嬈骷?，英文全稱為：program

38、mable logic device 即PLD。PLD是作為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來確定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù) 字系統(tǒng)“集成”在一片 PLD上，而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了。PLD與一般數(shù)字芯片不同的是：PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)劃決定后再次進(jìn)行變更、改變，而一般數(shù)字芯片在出廠前就已經(jīng)決定其內(nèi) 部電路，無法在出廠后再次改變，事實(shí)上一般的模擬芯片、混訊芯片也都一樣，都是在出廠 后就無法再對(duì)其內(nèi)部電路進(jìn)行調(diào)修。PLD與一般

39、數(shù)字芯片不同的是：PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)劃決定后再次進(jìn)行變更、改變，而一般數(shù)字芯片在出廠前就已經(jīng)決定其內(nèi) 部電路，無法在出廠后再次改變，事實(shí)上一般的模擬芯片、混訊芯片也都一樣，都是在出廠 后就無法再對(duì)其內(nèi)部電路進(jìn)行調(diào)修。目前FPGA的邏輯功能塊在規(guī)模和實(shí)現(xiàn)邏輯功能的能力上存在很大差別。在這方面美國ALTERA公司以雄厚的技術(shù)實(shí)力、獨(dú)特的設(shè)計(jì)構(gòu)思和功能齊全的芯片開發(fā)系統(tǒng)在激烈的市場競爭中脫穎而出。為滿足更廣泛的設(shè)計(jì)要求，ALTERA公司對(duì)其開發(fā)的FPGA器件進(jìn)行了改進(jìn)，推出了功能超過普通 FPGA 的FLEX8000系列。再后來又推出了 MAX70

40、00S系列產(chǎn)品。通過該公司的先進(jìn)的芯片開發(fā)軟件 MAX+PLUS II，用戶可以任意對(duì)芯片進(jìn)行編程、加密或用軟件代替硬件，以滿足自己的設(shè)計(jì)需要。本課題就是基于 MAX7000S系列芯片，運(yùn)用 MAX+PLUS II軟件進(jìn)行設(shè)計(jì)的。3多進(jìn)制數(shù)字調(diào)制原理3.1 FSK調(diào)制解調(diào)的基本原理 3.1.1 2FSK 的調(diào)制頻移鍵控即FSK（ Frequency Shift Keying ）數(shù)字信號(hào)對(duì)載波頻率調(diào)制，主要通過數(shù)字基帶信 號(hào)控制載波信號(hào)的頻率來來傳遞數(shù)字信息。在二進(jìn)制情況下，“1”對(duì)應(yīng)于載波頻率，“ 0”對(duì)應(yīng)載波頻率，但是它們的振幅和初始相位不變化。FSK信號(hào)產(chǎn)生的兩種方法：（1）直接調(diào)頻法用二

41、進(jìn)制基帶矩形脈沖信號(hào)去調(diào)制一個(gè)調(diào)頻器，使其輸出兩個(gè)不同頻率的碼元。一般采用的控制方法是：當(dāng)基帶信號(hào)為正時(shí)（相當(dāng)于“1”碼），改變振蕩器諧振回路的參數(shù)（電容或者電感數(shù)值）使振蕩器的振蕩頻率提高（設(shè)為f1 ）;當(dāng)基帶信號(hào)為負(fù)時(shí)（相當(dāng)于“0”碼），改變振蕩器諧振回路的參數(shù)（電容或者電感數(shù)值），使振蕩器的振蕩頻率降低（設(shè)為 f2 ）;從而實(shí)現(xiàn)了調(diào)頻。這種方法產(chǎn) 生的調(diào)頻信號(hào)是相位連續(xù)的，雖然實(shí)現(xiàn)方法簡單，但頻率穩(wěn)定度不高，同時(shí)頻率轉(zhuǎn)換速度不能做得 太快，但是其優(yōu)點(diǎn)是由調(diào)頻器所產(chǎn)生的FSK信號(hào)在相鄰碼元之間的相位是連續(xù)的（2 ） 頻率鍵控法頻率鍵控法也稱頻率選擇法。它有兩個(gè)獨(dú)立的振蕩器，數(shù)字基帶信號(hào)控制

42、轉(zhuǎn)換開關(guān)，選擇不同頻率的高頻振蕩信號(hào)實(shí)現(xiàn) FSK調(diào)制。U FSKX)(t)21鍵控法產(chǎn)生的FSK信號(hào)頻率穩(wěn)定度可以做得很高并且沒有過渡頻率，它的轉(zhuǎn)換速度快，波形好。頻率鍵控法在轉(zhuǎn)換開關(guān)發(fā)生轉(zhuǎn)換的瞬間，兩個(gè)高頻振蕩的輸出電壓通常不可能相等，于是uFSK（t ）信號(hào)在基帶信息變換時(shí)電壓會(huì)發(fā)生跳變，這種現(xiàn)象也稱為相位不連續(xù)，這是頻率鍵控特有的情況。3.1.2 2FSK 的調(diào)制方框圖及電路符號(hào)圖3.2 2FSK調(diào)制方框圖3.1.3 2FSK的解調(diào)數(shù)字頻率鍵控（FSK信號(hào)常用的解調(diào)方法有很多種如：（1）同步（相干）解調(diào)法在同步解調(diào)器中，有上、下兩個(gè)支路，輸入的FSK信號(hào)經(jīng)過f1和f2兩個(gè)帶通濾波器后變成

43、了上、下兩路 ASK信號(hào)，之后其解調(diào)原理與 ASK類似，但判決需對(duì)上、下兩支路比較來進(jìn)行。假設(shè)上 支路低通濾波器輸出為 xi，下支路低通濾波器輸出為 X2，則判決準(zhǔn)則是：- x2 > 0判輸入為£信號(hào)Xi - X2 : 0判輸入為f2信號(hào)圖3.3相干解調(diào)法原理框圖接收信號(hào)經(jīng)過并聯(lián)的兩路帶通濾波器進(jìn)行濾波與本地相干載波相乘和包絡(luò)檢波后，進(jìn)行抽樣判決，判決的準(zhǔn)則是比較兩路信號(hào)包絡(luò)的大小。假設(shè)上支路低通濾波器輸出為cosf，下支路低通濾波器輸出為COS2f，則判決準(zhǔn)則是：如果上支的信號(hào)包絡(luò)較大，則判決為“1 ”；反之，判決為收到為“ 0”。（2） 2FSK濾波非相干解調(diào)輸入的FSK中

44、頻信號(hào)分別經(jīng)過中心頻為FH FL的帶通濾波器，然后分別經(jīng)過包絡(luò)檢波，包絡(luò)檢波的輸出在t=kTb時(shí)抽樣（其中k為整數(shù)），并且將這些值進(jìn)行比較。 根據(jù)包絡(luò)檢波器輸出的大小,比較器判決數(shù)據(jù)比特是 1還是0。接收的FSK信號(hào)-圖3.4濾波非相干解調(diào)原理框圖3.1.4 2FSK解調(diào)方框圖及電路符號(hào)3.2 MFSK 簡介多進(jìn)制數(shù)字頻率調(diào)制（MFSK簡稱多頻制，是2FSK方式的推廣。它是用不同的載波頻率代表 種數(shù)字信息。多進(jìn)制頻鍵控（ MFSK的基本原理和2FSK是相同的，其調(diào)制可以用頻率鍵控法（頻 率選擇法）和模擬的調(diào)頻法來實(shí)現(xiàn)，不同之處在于使用鍵控法時(shí)其供選的頻率有M個(gè)，選擇邏輯電路也比較復(fù)雜。MFSK

45、（多進(jìn)制頻移控），是一種在各種頻率離散音頻脈沖爆發(fā)傳送數(shù)字信息的信號(hào)調(diào)制方法。它原來是歐洲和英國政府機(jī)構(gòu)在20世紀(jì)中葉使用。在那時(shí)它叫做Piccolo, 一種樂器的名字，這種樂器的聲音音調(diào)很高，就像一個(gè)MFSK言號(hào)經(jīng)過收音機(jī)的喇叭時(shí)發(fā)出的聲音。MFSK類似頻移監(jiān)控（FSK，但是使用的頻率要至少是兩個(gè)。最常見的MFSK形式使用16個(gè)頻率，叫做MFSK16這些音調(diào)一次傳送一個(gè)。每個(gè)音調(diào)持續(xù)時(shí)間不到一秒。MFSK中波特（每秒傳輸?shù)臄?shù)目）與比特/秒（bps）的比率要比二進(jìn)制中小。這減少了噪音和對(duì)數(shù)據(jù)傳輸速率的干擾的錯(cuò) 誤的產(chǎn)生。為了提供更大的精確性，前向糾錯(cuò)技術(shù)（FEQ被使用。MFSK的主要缺點(diǎn)是信號(hào)

46、頻帶寬，頻帶利用率低。因此，MFK多用于調(diào)制速率低及多徑延時(shí)比較嚴(yán)重的信道，如無線短波信道。3.3多進(jìn)制數(shù)字頻率調(diào)制的原理串/并變換器和邏輯電路 1將一組組輸入的二進(jìn)制碼（每k個(gè)碼元為一組）對(duì)應(yīng)地轉(zhuǎn)換成有M種狀態(tài)的一個(gè)個(gè)多進(jìn)制碼。這 M個(gè)狀態(tài)分別對(duì)應(yīng) M個(gè)不同的載波頻率。當(dāng) 某組k位二進(jìn)制碼到 來時(shí)，邏輯電路1的輸出一方面接通某個(gè)門電路，讓相應(yīng)的載頻發(fā)送出去，另一方面同時(shí)關(guān)閉其 余所有的門電路。于是當(dāng)一組組二進(jìn)制碼元輸入時(shí)，經(jīng)相加器組合輸出的便是一個(gè)M進(jìn)制調(diào)頻波形，其原理框圖如下：圖3.6多進(jìn)制頻率調(diào)制系統(tǒng)的調(diào)制方框圖3.4多進(jìn)制數(shù)字頻率解調(diào)的原理MFSK勺解調(diào)同樣有相干解調(diào)、非相干解調(diào)和鎖相

47、環(huán)法解調(diào)等多種解調(diào)方式，其中非相干解調(diào)的原理如下圖所示 M頻制的解調(diào)部分由 M個(gè)帶通濾波器、包絡(luò)檢波器及一個(gè)抽樣判決器、邏輯電 路2組成。各帶通濾波器的中心頻率分別對(duì)應(yīng)發(fā)送端各個(gè)載頻。因而，當(dāng)某一已調(diào)載頻信號(hào)到來 時(shí)，在任一碼元持續(xù)時(shí)間內(nèi)，只有與發(fā)送端頻率相應(yīng)的一個(gè)帶通濾波器能收到信號(hào)，其它帶通濾 波器只有噪聲通過。抽樣判決器的任務(wù)是比較所有包絡(luò)檢波器輸出的電壓，并選出最大者作為輸 出，這個(gè)輸出是一位與發(fā)端載頻相應(yīng)的M進(jìn)制數(shù)。邏輯電路 2把這個(gè)M進(jìn)制數(shù)譯成k位二進(jìn)制并行碼，并進(jìn)一步做并/串變換恢復(fù)二進(jìn)制信息輸出，從而完成數(shù)字信號(hào)的傳輸。其原理框圖如下：M圖3.7多進(jìn)制頻率調(diào)制系統(tǒng)的解調(diào)方框圖3

48、.5 MFSK調(diào)制解調(diào)原理為了提高通信系統(tǒng)傳輸信息的有效性（信息傳輸速率或系統(tǒng)的頻帶利用率）和可靠性（抗噪聲性能），常采用多進(jìn)制數(shù)字調(diào)制技術(shù)。通常把狀態(tài)數(shù)大于 2的數(shù)字信號(hào)稱為多進(jìn)制信號(hào)。多進(jìn)制數(shù)字調(diào)制，即用多進(jìn)制信號(hào)去調(diào)制載波，例如用M進(jìn)制的信號(hào)去鍵控載波而得到M進(jìn)制已調(diào)信號(hào)，一般取M=2k （k為正整數(shù)），這樣一個(gè)多進(jìn)制碼元所傳輸?shù)男畔⒘渴嵌M(jìn)制碼元的k倍。MFSK系統(tǒng)又稱為多進(jìn)制調(diào)頻或多頻制，它是2FSK系統(tǒng)的推廣，該系統(tǒng)有M個(gè)不同的載波頻率可供選擇，每一個(gè)載波頻率對(duì)應(yīng)一個(gè) MS制碼元信息，即用多個(gè)頻率不同的正弦波分別代表不同的數(shù)字信號(hào)， 在某一碼元時(shí)間內(nèi)只發(fā)送其中一個(gè)頻率的信號(hào)。MFS

49、K系統(tǒng)框圖如下圖所示。當(dāng)接收到某個(gè)載波時(shí)，只有一個(gè)帶通濾波器有信號(hào)輸出，其它的帶通濾波器只有噪聲輸出，抽樣判決電路和邏輯電路的 任務(wù)就是在某一時(shí)刻比較所有包絡(luò)檢波器的輸出電壓，判斷哪一路的輸出最大， 選出最大的輸出，就得到一個(gè)多進(jìn)制碼元，經(jīng)邏輯電路轉(zhuǎn)變成 k位二進(jìn)制并行碼，再經(jīng)并/串變換電路轉(zhuǎn)換成串行二進(jìn)制碼，從而完成解調(diào)任務(wù) 1。其原理框圖如下：2kk邏輯電路圖3.8多進(jìn)制頻率調(diào)制解調(diào)系統(tǒng)的方框圖圖中，串/并變換器和邏輯電路 1將一組組輸入的二進(jìn)制碼（每K個(gè)碼元為一組）對(duì)應(yīng)地轉(zhuǎn)換成有f （門- F ）種狀態(tài)的一個(gè)個(gè)多進(jìn)制碼。這/ /個(gè)狀態(tài)分別對(duì)應(yīng)個(gè)不同的載波頻率（f1, f2、，” fM ）

50、。當(dāng)某組K位二進(jìn)制碼到來時(shí)，邏輯電路 1的輸出一方面接通某個(gè)門電路，讓 相應(yīng)的載頻發(fā)送出去，另一方面同時(shí)關(guān)閉其余所有的門電路。于是當(dāng)一組組二進(jìn)制碼元輸入時(shí)， 經(jīng)相加器組合輸出的便是一個(gè) '進(jìn)制調(diào)頻波形。-：訂頻制的解調(diào)部分由-T個(gè)帶通濾波器、包絡(luò)檢波器及一個(gè)抽樣判決器、邏輯電路2組成。各帶通濾波器的中心頻率分別對(duì)應(yīng)發(fā)送端各個(gè)載頻。因而，當(dāng)某一已調(diào)載頻信號(hào)到來時(shí)，在任一碼元持續(xù)時(shí)間內(nèi)，只有與發(fā)送端頻率相應(yīng)的一個(gè)帶通濾波器能收到信號(hào)，其它帶通濾波器只有噪聲通過。抽樣判決器的任務(wù)是比較所有包絡(luò)檢波器輸出的電壓，并選出最大者作為輸出，這個(gè)輸出是一位與發(fā)端載頻相應(yīng)的 匚進(jìn)制數(shù)。邏輯電路 2把這個(gè)

51、進(jìn)制數(shù)譯成K位二進(jìn)制并行碼，并進(jìn) 一步做并/串變換恢復(fù)二進(jìn)制信息輸出，從而完成數(shù)字信號(hào)的傳輸。3.6 MFSK信號(hào)的頻譜、帶寬及頻帶利用率鍵控法產(chǎn)生的 MFSK言號(hào)，可以看作由 M個(gè)幅度相同、載頻不同、時(shí)間上互不重疊的2ASK信號(hào)疊加的結(jié)果。設(shè) MFSK信號(hào)碼元的寬度為“，即傳輸速率 fb “ Tb （Baud），則M頻制信號(hào)的帶寬 為Bmfsk =fM -fl 2fb.式中fM為最高選用載頻，fl為最低選用載頻。MFSK信號(hào)功率譜Pf圖如下所示。圖3.9 MFSK信號(hào)的功率譜若相鄰載頻之差等于2 fb，即相鄰頻率的功率譜主瓣剛好互不重疊，這時(shí)的MFSK言號(hào)的帶寬及頻帶利用率分別為Bmfsk

52、=2MfbK式中，M =2 ,K=2,3.?？梢?，MFSK言號(hào)的帶寬隨頻率數(shù)_ kfb _ kogzMMFSK -BMFSK 2M 2M （2）的增大而線性增寬，頻帶利用率明顯下降。與MASK勺頻帶利用率比較，其關(guān)系為MFSK _k 2M _ 1MASK k 2 M這說明，MFSK勺頻帶利用率總是低于 MASK勺頻帶利用率。3.7 MFSK系統(tǒng)的誤碼性能MFSK信號(hào)采用非相干解調(diào)時(shí)系統(tǒng)的誤碼率為(4)式中，r為平均信噪比。MFSK言號(hào)采用相干解調(diào)時(shí)系統(tǒng)的誤碼率為可以看出，多頻制誤碼率隨 M增大而增加，但與多電平調(diào)制相比增加的速度要小的多。4 MFSK的VHDL建模與設(shè)計(jì)4.1 MFSK調(diào)制電路

53、的VHDL建模與設(shè)計(jì)及實(shí)現(xiàn)MFSK信號(hào)的產(chǎn)生有兩種方法，直接調(diào)頻法和頻率鍵控法。直接調(diào)頻法是用數(shù)字基帶信號(hào)直接 控制載頻振蕩器的振蕩頻率。頻率鍵控法也稱頻率選擇法，當(dāng)M=4時(shí)，它有4個(gè)獨(dú)立的振蕩器，數(shù)字基帶信號(hào)控制四選一開關(guān)，從而選擇不同的高頻振蕩信號(hào)實(shí)現(xiàn)MFSK調(diào)制，基帶信號(hào)通過串/并轉(zhuǎn)換得到2位并行信號(hào)，四選一開關(guān)根據(jù)兩位并行信號(hào)選擇相應(yīng)的載波輸出，當(dāng)某組K位二進(jìn)制碼到來時(shí)，邏輯電路1的輸出一方面接通某個(gè)門電路，讓相應(yīng)的載頻發(fā)送出去，另一方面同時(shí)關(guān)閉其余所有的門電路。于是當(dāng)一組組二進(jìn)制碼元輸入時(shí)，經(jīng)相加器組合輸出的便是一個(gè)四進(jìn)制 調(diào)頻波形。其調(diào)制方框圖如下圖所示! FFGA圖4.1 MFS

54、K調(diào)制方框圖在MAX+PLUSII環(huán)境下，對(duì) MFSK調(diào)制電路進(jìn)行 VHDL設(shè)計(jì)，并進(jìn)行編譯、仿真，得到調(diào)制模塊的元件圖如下圖4.2以及仿真波形如下圖 4.3所示：圖4.2調(diào)制模塊的元件圖Ref24 567us業(yè)1Time 29 22usInteral: 4 653usr,Value: J,28.928nsI30.736us32.544us34.352us1 1 1llxp11iclk1 砂q01100 JfflBOO Qo!( 11 )( 00I 1。 W）（衛(wèi)JUU衛(wèi)直辿巴也J砂yy011 I 00 I 11yk io j oix oi)-t#y10111.R 朮 3.0nsName:.V

55、alue:130E- stan10dP qBODDDd? XUBDDdP aBDD-I*DTims: 6.039usInterval 6.839 usB.328ueG.B7Q4«7.0512iranu口 X cikim 和i叩i 廠山山 I # iimpi mi X 門10oa11圖4.3調(diào)制波仿真圖圖4.4調(diào)制模塊仿真局部放大圖上圖是調(diào)制程序的時(shí)序仿真圖，在時(shí)序仿真中，仿真的總時(shí)間是50us,輸入的調(diào)制信號(hào) X為550K的頻率，輸入的時(shí)鐘信號(hào)clock為0.9M的頻率，在時(shí)序仿真中，通過計(jì)數(shù)器q的變化得到并行信號(hào)yy,根據(jù)yy最終得到調(diào)制波信號(hào) Y1。4.2 MFSK解調(diào)電路的 VHDL建模與設(shè)計(jì)及實(shí)現(xiàn)四頻制的解調(diào)部分如下圖由四個(gè)帶通濾波器、包絡(luò)檢波