第3章 C5000系列DSP內(nèi)部結(jié)構(gòu)

1、第3章12021-10-29第第3章章 TMS320C54x的總體結(jié)構(gòu)及工作原理的總體結(jié)構(gòu)及工作原理3.1 基本結(jié)構(gòu)和引腳功能基本結(jié)構(gòu)和引腳功能3.2 中央處理器中央處理器(CPU)3.3 存儲器存儲器3.4 TMS320C54x的系統(tǒng)控制的系統(tǒng)控制本章小結(jié)本章小結(jié) 習(xí)習(xí) 題題 第3章22021-10-29 TMS320C54x（簡稱C54x）是TI公司為實現(xiàn)低功耗、高速實時信號處理而專門設(shè)計的16位定點(diǎn)數(shù)字信號處理器，是TMS320C5000TM DSP平臺中最為成熟的芯片。采用改進(jìn)的哈佛結(jié)構(gòu)，程序與數(shù)據(jù)分開存放，內(nèi)部具有8條高度并行的總線；片內(nèi)集成有片內(nèi)的存儲器和片內(nèi)的外設(shè)以及專門用途的硬

2、件邏輯，并配備有功能強(qiáng)大的指令系統(tǒng)，使得該芯片具有很高的處理速度和廣泛的應(yīng)用適應(yīng)性；再加上采用模塊化設(shè)計以及先進(jìn)的集成電路技術(shù)，芯片的功耗小，成本低，適應(yīng)于遠(yuǎn)程通信等實時嵌入式應(yīng)用的需要，已在通信、計算機(jī)網(wǎng)絡(luò)、儀器儀表等領(lǐng)域得到了廣泛應(yīng)用。 第3章32021-10-293.1 基本結(jié)構(gòu)和引腳功能 TMS320C54x系列DSP芯片種類很多，但結(jié)構(gòu)基本相同，主要由中央處理器CPU、內(nèi)部總線控制、特殊功能寄存器、數(shù)據(jù)存儲器RAM、程序存儲器ROM、I/O功能擴(kuò)展接口、串行口、主機(jī)通信接口HPI、定時器、中斷系統(tǒng)等部分組成，其內(nèi)部結(jié)構(gòu)如圖2.1所示。3.1.1 基本結(jié)構(gòu)第3章42021-10-29圖

3、2.1 TMS320C54x的內(nèi)部結(jié)構(gòu)圖第3章52021-10-293.1.1 C54xDSP的內(nèi)部結(jié)構(gòu)優(yōu)化核優(yōu)化核JTAG TEST/EML CONTROLROM RAM電源管理電源管理 程序程序 / 數(shù)據(jù)總線數(shù)據(jù)總線 外設(shè)總線外設(shè)總線D(15-0)A(15-0)外設(shè)外設(shè)第3章62021-10-293.1.2 引腳功能圖2.2 VC5402引腳分布圖 第3章72021-10-29常用封裝常用封裝 Package四邊扁平封裝四邊扁平封裝(TQFP) 球格陣列（球格陣列（BGA）封裝）封裝SOICLQFP28PLCC第3章82021-10-29 VC5402采用CMOS制造工藝，共有144個引腳

4、，引腳分布如圖2.2所示。引腳按功能分為電源引腳、時鐘引腳、控制引腳、地址引腳、數(shù)據(jù)引腳、外部中斷引腳、通信端口引腳、通用I/O引腳等部分，其引腳名稱及功能如表2.2所示。表2.2 TMS320VC5402引腳名稱及功能 第3章92021-10-29表2.2 TMS320VC5402引腳名稱及功能 (續(xù))第3章102021-10-29表2.2 TMS320VC5402引腳名稱及功能 (續(xù))第3章112021-10-29 1. 程序總線(PB) 主要用來傳送取自程序存儲器的指令代碼和立即操作數(shù)。3.1.3 內(nèi)部總線結(jié)構(gòu) 2. 3組數(shù)據(jù)總線(CB、DB和EB) 3組數(shù)據(jù)總線分別與不同功能的內(nèi)部單元

5、相連接，如將CPU、程序地址產(chǎn)生邏輯PAGEN、數(shù)據(jù)地址產(chǎn)生邏輯DAGEN、片內(nèi)外設(shè)和數(shù)據(jù)存儲器等連接在一起。其中，CB和DB傳送讀自數(shù)據(jù)存儲器的操作數(shù)，EB傳送寫到存儲器的數(shù)據(jù)。 3. 4組地址總線(PAB、CAB、DAB和EAB) 地址總線用來提供執(zhí)行指令所需的地址。TMS320C54x可以利用兩個輔助寄存器算術(shù)運(yùn)算單元（ARAU0和ARAU1），在每個周期內(nèi)產(chǎn)生兩個數(shù)據(jù)存儲器地址。第3章122021-10-293.2 中央處理單元(CPU) CPU是是DSP器件的核心部件，它的性能直接關(guān)系到器件的核心部件，它的性能直接關(guān)系到DSP器件的性能。器件的性能。 對所有的對所有的TMS320C5

6、4x器件來說，中央處理單元（器件來說，中央處理單元（CPU）是通）是通用的。用的。CPU的基本組成如下：的基本組成如下：(1) 40位算術(shù)邏輯運(yùn)算單元（ALU）；(2) 2個40位累加器；(3) 一個40位的桶形移位寄存器；(4) 乘法器/加法器單元(MAC)；(5) CPU狀態(tài)和控制寄存器；(6) 尋址單元。第3章132021-10-29C54x中央處理單元中央處理單元到總線到總線MACALU17 X 17 MPY40 BIT ADDERRND, SAT40 BIT ALUCMPS OPERATOR (VITERBI)EXP ENCODER桶式移位寄存器桶式移位寄存器累加器累加器40 BIT

7、 BARREL(- 16, 31)40 BIT ACC A40 BIT ACC B尋址單元尋址單元8 輔助寄存器輔助寄存器2 尋址單元尋址單元第3章142021-10-29 3.2.1 CPU狀態(tài)和控制寄存器 TMS320C54x有有3個狀態(tài)和控制寄存器；個狀態(tài)和控制寄存器；(1) 狀態(tài)寄存器狀態(tài)寄存器0（ST0）(2) 狀態(tài)寄存器狀態(tài)寄存器1（ST1）(3) 處理器工作方式狀態(tài)寄存器（處理器工作方式狀態(tài)寄存器（PMST）。）。 ST0和和ST1中包含各種工作條件和工作方式的狀態(tài)；中包含各種工作條件和工作方式的狀態(tài)；PMST中包含存儲器的設(shè)置狀態(tài)及其它控制信息。由于這些寄中包含存儲器的設(shè)置狀態(tài)

8、及其它控制信息。由于這些寄存器都是存儲器映像寄存器，所以都可以快速地存放到數(shù)據(jù)存器都是存儲器映像寄存器，所以都可以快速地存放到數(shù)據(jù)存儲器，或者由數(shù)據(jù)存儲器對它們加載，或者用于程序或者存儲器，或者由數(shù)據(jù)存儲器對它們加載，或者用于程序或者中斷服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。中斷服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。 第3章152021-10-29 1. 狀態(tài)寄存器 ST0和ST1 ST0主要反映處理器的尋址要求和計算機(jī)的運(yùn)行狀態(tài)。主要反映處理器的尋址要求和計算機(jī)的運(yùn)行狀態(tài)。ST1主要反映處理器的尋址要求、計算初始狀態(tài)的設(shè)置、主要反映處理器的尋址要求、計算初始狀態(tài)的設(shè)置、I/O及中斷的控制等。及中斷的控制

9、等。ST0、ST1各位的定義如圖各位的定義如圖2.3所示。所示。 圖2.3 ST0、ST1各位的定義第3章162021-10-292. 處理器工作模式狀態(tài)寄存器（PMST） PMST寄存器主要設(shè)定和控制處理器的工作方式和存儲器寄存器主要設(shè)定和控制處理器的工作方式和存儲器的配置，反映處理器的工作狀態(tài)。的配置，反映處理器的工作狀態(tài)。PMST寄存器由存儲器映射寄存器由存儲器映射寄存器指令進(jìn)行加載，例如寄存器指令進(jìn)行加載，例如STM指令。指令。PMST各位的定義如圖各位的定義如圖2.4所示。所示。圖2.4 PMST各位的定義第3章172021-10-293.2.2 算術(shù)邏輯單元算術(shù)邏輯單元(ALU)

10、40位位ALU結(jié)構(gòu)如圖結(jié)構(gòu)如圖2.5所示，大多數(shù)的邏輯算術(shù)運(yùn)算指令都是所示，大多數(shù)的邏輯算術(shù)運(yùn)算指令都是單周期指令。除存儲操作指令單周期指令。除存儲操作指令(ADDM、ANDM、ORM和和XORM)外，外，ALU的算術(shù)結(jié)果通常都被傳輸?shù)侥康睦奂悠鞯乃阈g(shù)結(jié)果通常都被傳輸?shù)侥康睦奂悠?A或或B)中。中。 圖2.5 40位ALU結(jié)構(gòu)第3章182021-10-293.2.3 累加器 C54x有兩個獨(dú)立的有兩個獨(dú)立的40位累加器位累加器A和和B，可以作為，可以作為ALU或或MAC的的目標(biāo)寄存器，存放運(yùn)算結(jié)果，也可以作為目標(biāo)寄存器，存放運(yùn)算結(jié)果，也可以作為ALU或或MAC的一個輸入。的一個輸入。 累加器A

11、和B都可以分為三部分，如圖2.6所示。它們之間的惟一區(qū)別是累加器A的3216位能被用做乘法一累加單元中的乘法器輸入，而累加器B則不能。 保護(hù)位(AG、BG)用做算術(shù)計算時的數(shù)據(jù)位余量，以防止迭代運(yùn)算中的溢出，如自動校正時的某些溢出。圖2.6 累加器A和B的結(jié)構(gòu)第3章192021-10-293.2.4 桶形移位器原理（a） 雙寬度輸入轉(zhuǎn)為單寬度輸出（b） 單寬度輸入轉(zhuǎn)為雙寬度輸出第3章202021-10-293.2.4 桶式移位寄存器的移位操作 第一步：第一步： 第二步：第二步： THEQUICKBROWNFOX ICKBROWNFOX THEQUICKBROWNFOX ICKBROWNFOXT

12、HEQU B A A B 第3章212021-10-293.2.5 桶形移位器功能框圖第3章222021-10-293.2.5 桶形移位器的輸入/輸出 輸入輸入 DB（16位數(shù)） DB、CB（32位數(shù)） 累加器A或B（40位數(shù)） 輸出輸出 ALU的一個輸入端（40位數(shù)） EB（16位數(shù)）第3章232021-10-293.2.5 桶形移位器的任務(wù) 在ALU運(yùn)算前，對來自數(shù)據(jù)存儲器的操作數(shù)或者累加器的值進(jìn)行定標(biāo) 對累加器的值進(jìn)行算術(shù)或邏輯移位 對累加器歸一化處理 對累加器的值存儲到數(shù)據(jù)存儲器之前進(jìn)行定標(biāo)第3章242021-10-293.2.6 乘法器乘法器/加法器加法器DB 15:0 CB 15:

13、0 PB 15:0 A 39:0 B 39:0 ABXMYM乘法器乘法器 17 X 17小數(shù)小數(shù) / 整數(shù)整數(shù)MUXMUXTFRCTXAYA加法器加法器零檢零檢測器測器舍入舍入 飽和飽和MUX0OVA, OVBZA,ZBMUX第3章252021-10-293.2.6 乘法器乘法器/加法器特點(diǎn)加法器特點(diǎn) 1717位硬件乘法器 乘法器與40位專用加法器相連（在1個周期內(nèi)完成乘法累加運(yùn)算） 小數(shù)相乘（FRCT1），乘積左移一位 零檢測器 舍入電路 溢出/飽和電路 乘法器輸出加法器的XA，累加器A或B加法器的YA 乘法累加結(jié)果累加器A或B第3章262021-10-293.3 存儲器 C54x DSP包

14、含隨機(jī)存取存儲器(RAM)和只讀存儲器(ROM)。RAM可分為以下三種類型：雙訪問RAM(DARAM)、單訪問RAM(SARAM)和兩種方式共享的RAM。在多CPU核心器件和子系統(tǒng)中，DARAM或SARAM可以被共享。用戶可以配置DARAM和SARAM為數(shù)據(jù)存儲器或程序/數(shù)據(jù)存儲器。C54x DSP片內(nèi)還有26個映射到數(shù)據(jù)存儲空間的CPU寄存器和外設(shè)寄存器。 C54x DSP體系結(jié)構(gòu)的并行特性和片內(nèi)RAM的雙訪問功能，允許C54x DSP器件在任何給定的機(jī)器周期內(nèi)執(zhí)行四個并行存儲器操作：一次取指、兩次讀操作數(shù)和一次寫操作數(shù)。第3章272021-10-29 C54x DSP的存儲器空間可以分為三

15、個單獨(dú)選擇的空間，即64K字的程序空間、64K字的數(shù)據(jù)空間和64K字的I/O空間。一些C54x DSP芯片采用了分頁擴(kuò)展方法可訪問8M的程序空間。在任何一個存儲空間內(nèi)，RAM、ROM、EPROM、EEPROM或存儲器映射外設(shè)都可以駐留在片內(nèi)或者片外。3.3.1 存儲器地址空間分配存儲器地址空間分配 C54x DSP具有三個CPU狀態(tài)寄存器位，影響存儲器的配置，這三個狀態(tài)位是處理器模式狀態(tài)寄存器(PMST)中的位：MP/ 、OVLY和DROM。MC第3章282021-10-29 (1) 位： 若 =0，則片內(nèi)ROM映射到程序存儲空間； 若 =1，則片內(nèi)ROM不映射到程序存儲空間。 (2) OVL

16、Y位： 若OVLY=1，則片內(nèi)RAM映射到程序和數(shù)據(jù)存儲空間； 若OVLY=0，則片內(nèi)RAM只映射到數(shù)據(jù)存儲空間。 (3) DROM位： 若DROM=1，則部分片內(nèi)ROM映射到數(shù)據(jù)存儲空間； 若DROM=0，則片內(nèi)ROM不映射到數(shù)據(jù)存儲空間。 MCMP/MCMP/MCMP/第3章292021-10-29圖2.7 TMS320C5416存儲器映射圖 第3章302021-10-293.3.2 程序存儲器程序存儲器 程序存儲空間用來存放要執(zhí)行的指令和執(zhí)行中所需的系數(shù)表。C5402共有20條地址線，可尋址1M字的外部程序存儲器。它的內(nèi)部ROM和DARAM可通過軟件映射到程序空間。當(dāng)存儲單元映射到程序空

17、間時，CPU可自動地按程序存儲器對它們進(jìn)行尋址。如果程序地址生成器（PAGEN）產(chǎn)生的地址處于外部存儲器，CPU可自動地對外部存儲器尋址。第3章312021-10-291. 程序存儲空間的配置程序存儲空間的配置 (1) MP/MC控制位用來決定程序存儲空間是否使用內(nèi)部存儲器。 當(dāng)MP/ MC=0時，稱為微計算機(jī)模式。 4000HEFFFH程序存儲空間定義為外部存儲器； F000HFEFFH程序存儲空間定義為內(nèi)部ROM； FF00HFFFFH程序存儲空間定義為內(nèi)部存儲器。 當(dāng)MP/ MC=1時，稱為微處理器模式。 4000HFFFFH程序存儲空間定義為外部存儲器。 程序存儲空間可通過PMST寄存

18、器的狀態(tài)位MP/和OVLY來設(shè)置內(nèi)部存儲器的映射地址。(2) OVLY控制位用來決定程序存儲空間是否使用內(nèi)部RAM。 當(dāng)OVLY= 0時，程序存儲空間不使用內(nèi)部RAM。 0000H3FFFH全部定義外部程序存儲，此時內(nèi)部RAM只作數(shù)據(jù)存儲器。 當(dāng)OVLY= 1時，程序存儲空間使用內(nèi)部RAM。 內(nèi)部RAM同時被映射到程序存儲空間和數(shù)據(jù)存儲空間。 0000H007FH保留，程序無法占用；0080H3FFFH定義為內(nèi)部DARAM。第3章322021-10-29 2. 程序存儲空間的分頁擴(kuò)展程序存儲空間的分頁擴(kuò)展 在C54x系列芯片中，有些芯片采用分頁擴(kuò)展的方法，使程序存儲空間可擴(kuò)展到1M8M。TMS

19、320VC5402中的程序空間分成16頁，每頁64K字，如圖2.8所示。圖2.8 TMS320VC5402的擴(kuò)展程序存儲器映射 第3章332021-10-29 4片內(nèi)片內(nèi)ROM的組織及代碼內(nèi)容的組織及代碼內(nèi)容 C54x DSP提供了各種容量的ROM(2 KB、4 KB、8 KB、28 KB或48 KB)。容量大的片內(nèi)ROM可以把用戶的程序代碼編寫進(jìn)去，然而片內(nèi)高2 KB ROM中的內(nèi)容是由TI公司定義的。這2 KB程序空間(F800hFFFFh)中包含如下內(nèi)容： (1) 自舉加載程序。 從串行口、外部存儲器、I/O端口或者主機(jī)接口自舉加載。(2) 256B律擴(kuò)展表。 (3) 256B A律擴(kuò)展

20、表。(4) 256B正弦函數(shù)值查找表。(5) 中斷向量表。第3章342021-10-29圖2.9 TMS320C54x片內(nèi)高2K字地址ROM的分塊圖 第3章352021-10-292.3.3 數(shù)據(jù)存儲器數(shù)據(jù)存儲器 TMS320C54x的數(shù)據(jù)存儲器的容量最多可64K字。除了單尋址和雙尋址RAM(SARAM和DARAM)外，TMS320C54x還可以通過軟件將片內(nèi)ROM映像為數(shù)據(jù)存儲空間。 當(dāng)處理器發(fā)出的地址處在片內(nèi)存儲器的范圍內(nèi)時，就對片內(nèi)的RAM或數(shù)據(jù)ROM(當(dāng)ROM設(shè)為數(shù)據(jù)存儲器時)尋址。當(dāng)數(shù)據(jù)存儲器地址產(chǎn)生器發(fā)出的地址不在片內(nèi)存儲器的范圍內(nèi)時，處理器就會自動地對外部數(shù)據(jù)存儲器尋址。第3章3

21、62021-10-29 1數(shù)據(jù)存儲器的可配置性數(shù)據(jù)存儲器的可配置性 數(shù)據(jù)存儲器可以駐留在片內(nèi)或者片外。片內(nèi)DARAM都是數(shù)據(jù)存儲空間。對于某些TMS320C54x，用戶可以通過設(shè)置PMST寄存器的DROM位，將部分片內(nèi)ROM映像到數(shù)據(jù)庫存儲空間。這一部分片內(nèi)ROM既可以在數(shù)據(jù)庫空間使能（DROM=1），也可以在程序空間使能（MP/ =0）。復(fù)位時，處理器將DROM位清0。MC 對數(shù)據(jù)ROM的單操作數(shù)尋址，包括32位長字操作數(shù)尋址，單個周期就可完成。而在雙操作數(shù)尋址時，如果操作數(shù)駐留在同一塊內(nèi)，則要2個周期；若操作數(shù)駐留在不同塊內(nèi)，則只需一個周期就可以了。第3章372021-10-29 2片內(nèi)片

22、內(nèi)RAM的組織的組織 為了提高處理器的性能，片內(nèi)RAM也可細(xì)分成若干塊。分塊組織可以讓用戶在同一個周期內(nèi)從同一塊DARAM中取出兩個操作數(shù)，并將數(shù)據(jù)寫入到另一塊DARAM中。 所有C54x DSP上的DARAM的起始1 KB塊包括程序存儲器映射CPU和外設(shè)寄存器，32B暫存存儲器DARAM和896B DARAM。 3. 存儲器映射寄存器存儲器映射寄存器 尋址存儲器映像CPU寄存器，不需要插入等待周期。片內(nèi)外設(shè)寄存器用于對片內(nèi)外設(shè)的控制和存放數(shù)據(jù)，對它們尋址需要2個機(jī)器周期。下表列出了存儲器映像CPU寄存器的名稱及地址。第3章382021-10-29表表2.9 C54x DSP CPU寄存器寄存

23、器名稱 地址 說明 IMR 0 中斷屏蔽 IFR 1 中斷標(biāo)志 ST0 6 狀態(tài) 0 ST1 7 狀態(tài) 1 AL 8 累加器 A 低 16 位 AH 9 累加器 A 高 16 位 AG AH 累加器 A 最高 8 位 BL BH 累加器 B 低 16 位 BH CH 累加器 B 高 16 位 BG DH 累加器 B 最高 8 位 TREG EH 暫存器 TRN FH 轉(zhuǎn)換寄存器 AR07 10H17H 輔助寄存器 SP 18H 堆棧指針 BK 19H 循環(huán)緩沖大小 BRC 1AH 指令塊重復(fù)計算 RSA 1BH 指令塊重復(fù)起始地址 REA 1CH 指令塊重復(fù)終止地址 PMST 1DH 處理器模

24、式 XPC 1EH 程序計數(shù)器擴(kuò)展寄存器(僅 C548、C549、C5402、C5410 和 C5420) 001E1Fh 保留 第3章392021-10-293.3.4 I/O空間空間 TMS320C54x除了程序和數(shù)據(jù)存儲器空間外，還有一個I/O存儲器空間。I/O是一個64KB的地址空間（0000HFFFFH），都在片外?？梢杂脙蓷l指令(輸入指令PORTR和輸出指令PORTW)對I/O空間尋址。 所有TMS320C54x DSP只有兩個通用I/O，即 和XF。為了訪問更多的通用I/O，可以對主機(jī)通信并行接口和串行接口進(jìn)行配置，以用作通用I/O。另外還可以擴(kuò)展外部I/O，外部I/O必須使用緩

25、沖或鎖存電路，配合外部I/O讀寫控制構(gòu)成外部I/O的控制電路。 BIO第3章402021-10-29 3.4 TMS320C54x的系統(tǒng)控制的系統(tǒng)控制3.4.1數(shù)據(jù)地址的產(chǎn)生數(shù)據(jù)地址的產(chǎn)生 數(shù)據(jù)地址發(fā)生器為存取數(shù)據(jù)存儲器的信息操作產(chǎn)生地址。數(shù)據(jù)地址發(fā)生器為存取數(shù)據(jù)存儲器的信息操作產(chǎn)生地址。包括包括AR0AR7八個輔助寄存器、八個輔助寄存器、ARAU0和和ARAU1兩個輔助兩個輔助寄存器算術(shù)單元、寄存器算術(shù)單元、DP數(shù)據(jù)存儲器指針寄存器、數(shù)據(jù)存儲器指針寄存器、BK循環(huán)緩沖循環(huán)緩沖寄存器和寄存器和ARP用于選擇輔助寄存器用于選擇輔助寄存器AR0AR7。其中。其中DP/SP用用于直接尋址方式，其它用

26、于間接尋址方式。于直接尋址方式，其它用于間接尋址方式。第3章412021-10-29圖圖2.10 直接尋址數(shù)據(jù)地址形成框圖直接尋址數(shù)據(jù)地址形成框圖第3章422021-10-29圖圖2.11 間接尋址數(shù)據(jù)地址形成框圖間接尋址數(shù)據(jù)地址形成框圖第3章432021-10-293.4.2程序地址的產(chǎn)生 PAGEN的組成：的組成： 程序計數(shù)器程序計數(shù)器PC 重復(fù)計數(shù)器重復(fù)計數(shù)器RC 塊重復(fù)計數(shù)器塊重復(fù)計數(shù)器BRC 塊重復(fù)起始地址寄存器塊重復(fù)起始地址寄存器RSA 塊重復(fù)結(jié)束地址寄存器塊重復(fù)結(jié)束地址寄存器REA 1程序存儲器地址生成器程序存儲器地址生成器PAGEN 第3章442021-10-293.4.2程序

27、地址的產(chǎn)生程序地址的產(chǎn)生 2程序計數(shù)器程序計數(shù)器PC 當(dāng)進(jìn)行復(fù)位操作時，將地址當(dāng)進(jìn)行復(fù)位操作時，將地址FF80H加載加載PC； 當(dāng)程序是順序執(zhí)行時，則當(dāng)程序是順序執(zhí)行時，則PC被增量加載，即被增量加載，即PC=PC+1； 當(dāng)分支轉(zhuǎn)移發(fā)生時，用緊跟在分支轉(zhuǎn)移指后當(dāng)分支轉(zhuǎn)移發(fā)生時，用緊跟在分支轉(zhuǎn)移指后面的面的16位立即數(shù)加載位立即數(shù)加載PC； 當(dāng)執(zhí)行塊重復(fù)指令時，若當(dāng)執(zhí)行塊重復(fù)指令時，若PC+1等于塊重復(fù)結(jié)等于塊重復(fù)結(jié)束地址束地址REA+1，則將塊重復(fù)起始地址，則將塊重復(fù)起始地址RSA加載加載PC；第3章452021-10-29 當(dāng)執(zhí)行子程序調(diào)用時，將當(dāng)執(zhí)行子程序調(diào)用時，將PC+2的值壓入堆棧的值

28、壓入堆棧,然后將調(diào)用指令下一個長立即數(shù)加載至然后將調(diào)用指令下一個長立即數(shù)加載至PC； 當(dāng)執(zhí)行返回指令時，將壓入堆棧的值從棧頂取當(dāng)執(zhí)行返回指令時，將壓入堆棧的值從棧頂取出，加載到出，加載到PC，回到原來的程序處繼續(xù)執(zhí)行；，回到原來的程序處繼續(xù)執(zhí)行； 當(dāng)進(jìn)行硬件中斷或軟件中斷時，將當(dāng)進(jìn)行硬件中斷或軟件中斷時，將PC值壓入值壓入堆棧，并將適當(dāng)?shù)闹袛嘞蛄康刂芳虞d堆棧，并將適當(dāng)?shù)闹袛嘞蛄康刂芳虞dPC； 當(dāng)執(zhí)行中斷返回時，將壓入堆棧的值從棧頂取當(dāng)執(zhí)行中斷返回時，將壓入堆棧的值從棧頂取出，加載到出，加載到PC，繼續(xù)執(zhí)行被中斷了的程序。，繼續(xù)執(zhí)行被中斷了的程序。 第3章462021-10-293.4.3 流水

29、線操作流水線操作 流水線操作是指各條指令以機(jī)器周期為單位，相流水線操作是指各條指令以機(jī)器周期為單位，相差一個時間周期而連續(xù)并行工作的情況。差一個時間周期而連續(xù)并行工作的情況。 TMS320C54x的的CPU流水線共分為流水線共分為6級，如圖級，如圖2.13所示。所示。這這6級流水線是相互獨(dú)立的，允許指令的不同周期重疊執(zhí)行。級流水線是相互獨(dú)立的，允許指令的不同周期重疊執(zhí)行。在任何一個給定的周期內(nèi)，流水線各級上都有在任何一個給定的周期內(nèi)，流水線各級上都有16條指令的不條指令的不同操作在運(yùn)行，加速了指令執(zhí)行速度。同操作在運(yùn)行，加速了指令執(zhí)行速度。第3章472021-10-293.4.4 系統(tǒng)復(fù)位系統(tǒng)

30、復(fù)位 C54x設(shè)有復(fù)位輸入引腳設(shè)有復(fù)位輸入引腳RS，通過，通過RS可對可對芯片進(jìn)芯片進(jìn)行復(fù)位，使程序從行復(fù)位，使程序從FF80H單元開始執(zhí)行。單元開始執(zhí)行。 復(fù)位期間，處理器將進(jìn)行如下操作：復(fù)位期間，處理器將進(jìn)行如下操作： 將將PMST中的中的IPTR位置為位置為1FFH，MP/MC位與位與 MP/MC引腳狀態(tài)相同；引腳狀態(tài)相同； 狀態(tài)寄存器狀態(tài)寄存器ST0=1800H； 將將ST1中的中的INTM位置位置1，關(guān)閉所有可屏蔽中斷，關(guān)閉所有可屏蔽中斷； 第3章482021-10-29(續(xù)續(xù))復(fù)位期間，處理器將進(jìn)行如下操作：復(fù)位期間，處理器將進(jìn)行如下操作： 使程序計數(shù)器使程序計數(shù)器PC=FF80H

31、； 使擴(kuò)展程序計數(shù)器使擴(kuò)展程序計數(shù)器XPC=0000H； 使中斷標(biāo)志寄存器使中斷標(biāo)志寄存器IFR=0000H； 使數(shù)據(jù)總線處于高阻狀態(tài)；使數(shù)據(jù)總線處于高阻狀態(tài)； 控制線均處于無效狀態(tài)；控制線均處于無效狀態(tài)； 將地址總線置為將地址總線置為FF80H； 使使IACK引腳產(chǎn)生中斷響應(yīng)信號；引腳產(chǎn)生中斷響應(yīng)信號； 產(chǎn)生同步復(fù)位信號，對外圍電路初始化；產(chǎn)生同步復(fù)位信號，對外圍電路初始化； 第3章492021-10-29 復(fù)位期間，不對其余的狀態(tài)位和堆棧指針復(fù)位期間，不對其余的狀態(tài)位和堆棧指針SP初始化；初始化； 若若MP/ /MC=0，則，則CPU從內(nèi)部程序存儲器開始執(zhí)行，從內(nèi)部程序存儲器開始執(zhí)行， 否

32、則將從外部程序存儲器開始執(zhí)行程序。否則將從外部程序存儲器開始執(zhí)行程序。 ARP=0 ASM=0 AVIS=0 BRAF=0 ARP=0 ASM=0 AVIS=0 BRAF=0 C=1 C16=0 CLKOFF=0 CMPT=0 C=1 C16=0 CLKOFF=0 CMPT=0 CPL=0 DP=0 DROM=0 FRCT=0 CPL=0 DP=0 DROM=0 FRCT=0 HM=0 INTM=1 OVA=0 OVB=0 HM=0 INTM=1 OVA=0 OVB=0 OVLY=0 OVM=0 SXM=1 TC=1 OVLY=0 OVM=0 SXM=1 TC=1 XF=1 XF=1第3章50

33、2021-10-29 根據(jù)DSP器件的配置不同，一般最多有6種原因可引起器件復(fù)位，如圖2.14所示，其中有4個原因是DSP內(nèi)部產(chǎn)生的，另外有2個原因由外部引腳和控制。圖2.14 DSP復(fù)位信號 第3章512021-10-29 C54x DSP系列中的外設(shè)并不完全相同，完整的片內(nèi)外設(shè)配置包括通用I/O端口、定時器、時鐘發(fā)生器、主機(jī)接口HPI、A/D、D/A轉(zhuǎn)換器、串行通信接口SCI、串行外設(shè)接口和中斷系統(tǒng)等。下面對以下片內(nèi)外設(shè)進(jìn)行介紹 ： * 通用I/O端口 *定時器 *時鐘發(fā)生器 *主機(jī)接口(HPI) * 串行通信接口SCI * 串行外設(shè)接口SPI * 中斷系統(tǒng) 3.5 TMS320C54x的

34、集成外設(shè)的集成外設(shè)第3章522021-10-293.5.1 通用通用I/O端口端口 每種C54x DSP芯片都含有兩個通用I/O引腳： 和XF 。BIOBIOBIO1. 跳轉(zhuǎn)控制輸入引腳 用于監(jiān)視外部接口器件的狀態(tài)。特別是在不允許打斷，并且時間要求十分嚴(yán)格的程序中，程序可以根據(jù) 的輸入狀態(tài)，有條件地跳轉(zhuǎn)，這種方法可以代替中斷。2. 外部標(biāo)志輸出引腳XF 外部標(biāo)志輸出引腳XF可以用于與外部接口器件的銜接信號，XF信號可以由軟件控制。通過對外部ST1中的XF位置1得到高電平。SSBX指令對狀態(tài)寄存器進(jìn)行置位1；RSBX指令對狀態(tài)寄存器進(jìn)行復(fù)位0。 第3章532021-10-293.5.2 定時器定時器 在工業(yè)應(yīng)用中，計數(shù)器和定時器常用于檢測和控制中的時序協(xié)調(diào)及控制。 C54x的片