流水線Pipeline介紹PPT學(xué)習(xí)教案

1、會計(jì)學(xué)1 流水線流水線Pipeline介紹介紹 2 第1頁/共51頁 3 1.流水線的概念 v流水線技術(shù)： 把一個重復(fù)的過程分解為若干個子過程，每個子過 程由專門的功能部件來實(shí)現(xiàn)。將多個處理過程在時 間上錯開，依次通過各功能段，這樣，每個子過程 就可以與其他子過程并行進(jìn)行。 v流水線的描述：最常用的方法是時間-空間 圖 橫坐標(biāo)：表示時間，即各個任務(wù)在流水線中 所經(jīng)過的時間 縱坐標(biāo)：表示空間，即流水線的各個子過程 ，也稱為級、流水線深度(Stage) 第2頁/共51頁 4 流水線時間空間圖 第3頁/共51頁 5 第4頁/共51頁 6 采用相同的功能模塊，指令順序執(zhí)行和按照流水線 技術(shù)執(zhí)行，在時間

2、上可以看出流水線指令的執(zhí)行速 度提高了4倍。 第5頁/共51頁 7 第6頁/共51頁 8 第7頁/共51頁 9 第8頁/共51頁 10 結(jié)構(gòu)冒險 第9頁/共51頁 11 第10頁/共51頁 12 時時間間（時時鐘鐘周周期期） 1 2 3 4 5 6 M Reg ALU M Reg M Reg ALU M Reg M Reg ALU M Reg 7 8 load 指指令令 i+1 指指令令 i+2 暫暫 停停 M Reg ALU M 指指令令 i+3 氣氣泡泡 氣氣泡泡 氣氣泡泡 氣氣泡泡 氣氣泡泡 第11頁/共51頁 13 解決辦法二 v設(shè)置相互獨(dú)立的指令存儲器和數(shù)據(jù)存儲器或 設(shè)置相互獨(dú)立的指

3、令Cache和數(shù)據(jù)Cache。 IM Reg ALU DM Reg IF 段段 ID 段段 EX段段 MEM 段段 WB 段段 流水線寄存器流水線寄存器 第12頁/共51頁 14 第13頁/共51頁 15 時間（時鐘周期） 1 2 3 4 5 6 IM Reg ALU DM Reg IM Reg ALU DM Reg IM Reg ALU DM IM Reg ALU DADD R1， R2， R3 DSUB R4，R1，R5 XOR R6，R1，R7 AND R8，R1，R9 IM Reg OR R10，R1，R11 AND,OR操作不會暫停，但是DSUB,XOR指 令需要等待DADD在WB階

4、段寫回數(shù)據(jù)后才 可以執(zhí)行。 第14頁/共51頁 16 第15頁/共51頁 17 i: DSUB R1,R2,R3 j: DADD R4,R1,R3 第16頁/共51頁 18 i: DSUB R1,R4,R3 j: DADD R1,R2,R3 k: DMUL R6,R1,R7 Cant happen in MIPS 5 stage pipeline because: - All instructions take 5 stages, and - Writes are always in stage 5 第17頁/共51頁 19 i: DSUB R4,R1,R3 j: DADD R1,R2,R3

5、k: DMUL R6,R1,R7 Cant happen in MIPS 5 stage pipeline because: - All instructions take 5 stages, and - Reads are always in stage 2, and - Writes are always in stage 5 讀后讀RAR不是數(shù)據(jù)冒險， 讀操作不改變值 第18頁/共51頁 20 第19頁/共51頁 21 在原始的數(shù)據(jù)通路中用流水線寄存器將流水線各部分分開， 這些寄存器可以存儲所有穿過它的數(shù)據(jù)，寄存器的寬度都足 夠大。目前流行的有128位，97位，64位。 有了流水線寄存器

6、后，轉(zhuǎn)發(fā)就變的簡單了。在指令執(zhí) 行的五個階段中間各加了個寄存器記錄流過的數(shù)據(jù)。 第20頁/共51頁 22 如圖所示，加法指令后面的取字指令沒有等到加法指令寫 回R1后再執(zhí)行，而是提前就獲得了R1的數(shù)據(jù)，減少了等 待時間。 時 間 （ 時 鐘 周 期 ） 1 2 3 4 5 6 IM Reg ALU DM Reg IM Reg ALU DM Reg IM Reg ALU DM IM Reg ALU ADD R1， R2， R3 SUB R4， R1， R5 XOR R6， R1， R7 AND R8，R1，R9 IM Reg OR R10， R1， R11 第21頁/共51頁 23 當(dāng)一條指令試

7、圖讀取一個由前一條裝載指令讀入的寄存器時， 就無法使用轉(zhuǎn)發(fā)解決數(shù)據(jù)冒險問題了。 第22頁/共51頁 24 第23頁/共51頁 25 要隔開足夠遠(yuǎn)在一個流水線上引 起阻塞，在另一個流水線上不一 定引起阻塞，編譯優(yōu)化與機(jī)器有 關(guān) 第24頁/共51頁 26 兩條ALU指令（ADD Ra，Rb，Rc 和 SUB Rd，Re，Rf）分別和兩條Load指令（LW Rc，c和LW Rf，f）之間存在數(shù)據(jù)相關(guān)。為了保證流水線正確執(zhí)行調(diào)度前的指令序列，必須在指令執(zhí)行過程中插入兩個時鐘周期的暫停。但是考察調(diào)度后的指令序列不難發(fā)現(xiàn)，由于流水線允許轉(zhuǎn)發(fā)，就不必在指令執(zhí)行過程中插入任何暫停周期。 第25頁/共51頁 2

8、7 LD RbLD Rb，B BIFIFIDIDEXEXMEME M M WBWB LD RcLD Rc，C CIFIFIDIDEXEX MEMMEM WBWB ADD RaADD Ra，RbRb， Rc Rc IFIFIDID 停停EXEX MEMMEM WBWB SD RaSD Ra，A AIFIF 停停IDIDEXEX MEMMEM WBWB LD ReLD Re，E EIFIFIDIDEXEX MEMMEM WBWB LD RfLD Rf，F(xiàn) FIFIFIDIDEXEX MEMMEM WBWB SUB RdSUB Rd，ReRe， RfRf IFIFIDID停停EXEX MEMMEM

9、WBWB SD RdSD Rd，D D IFIF停停IDIDEXEX MEMMEM WBWB 調(diào)度前執(zhí)行情況（采用了轉(zhuǎn)發(fā)技術(shù)） 第26頁/共51頁 28 LD RbLD Rb，B BIFIFIDIDEXEX MEMMEM WBWB LD RcLD Rc，C CIFIFIDIDEXEX MEMMEM WBWB LD ReLD Re，E EIFIFIDIDEXEX MEMMEM WBWB ADD RaADD Ra，RbRb， RcRc IFIFIDIDEXEX MEMMEM WBWB LD RfLD Rf，F(xiàn) FIFIFIDIDEXEX MEMMEM WBWB SD RaSD Ra，A AIFIF

10、IDIDEXEX MEMMEM WBWB SUB RdSUB Rd，ReRe， RfRf IFIFIDIDEXEX MEMMEM WBWB SD RdSD Rd，D D IFIFIDIDEXEX MEMMEM WBWB 調(diào)度后執(zhí)行情況（采用了轉(zhuǎn)發(fā)技術(shù)） 第27頁/共51頁 29 第28頁/共51頁 30 第29頁/共51頁 31 第30頁/共51頁 32 第31頁/共51頁 33 3.寫回：把結(jié)果送到結(jié)果總線，釋 放保留站 第32頁/共51頁 34 第33頁/共51頁 35 第34頁/共51頁 36 第35頁/共51頁 37 第36頁/共51頁 38 第37頁/共51頁 39 第38頁/共51

11、頁 40 流水線技術(shù)一直是提高處理器速度的最有效 技術(shù)之一。但目前的在相關(guān)處插入阻塞，轉(zhuǎn)發(fā)技 術(shù)，編譯器調(diào)度都是盡量分離相關(guān)問題的指令， 使他們不會導(dǎo)致沖突，從而減少暫停的影響。雖 然都會相應(yīng)的顯著減少數(shù)據(jù)相關(guān)的次數(shù)提高流水 效率，但也會不可避免的增加硬件復(fù)雜度和編譯 器的復(fù)雜性。 而動態(tài)調(diào)度則可以以硬件的方式調(diào)整指令執(zhí) 行順序，使不相關(guān)的后續(xù)指令得以不受暫停的影 響而繼續(xù)執(zhí)行，可以在降低編譯器復(fù)雜度的同時 處理一些編譯階段無法知道的相關(guān)，在出現(xiàn)數(shù)據(jù) 冒險是盡量避免出現(xiàn)流水暫停。 第39頁/共51頁 41 第40頁/共51頁 42 由于分支指令在MEM階段才確定是否執(zhí)行分支，分 支后面的三個指令都要被取回并執(zhí)行。 第41頁/共51頁 43 第42頁/共51頁 44 第43頁/共51頁 45 理器向著更深流水線發(fā)展和單