第5章 同步時序邏輯電路 教案

1、5.1 時序邏輯電路概述5.1.1 時序邏輯電路的結(jié)構(gòu)時序邏輯電路是計算機及其他電子系統(tǒng)中常用的一種電路。它和組合邏輯電路是兩種完全不同類型的電路，其特點可以從兩個方面區(qū)分：1.功能特點組合邏輯電路的輸出僅取決于電路當(dāng)時的輸入，而與電路過去的輸出狀態(tài)無關(guān)。時序邏輯電路在任一時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態(tài)有關(guān)。2.電路結(jié)構(gòu)特點由于時序邏輯電路的的輸出還與電路原來的輸出狀態(tài)有關(guān)，因此在時序邏輯電路內(nèi)部必然有記憶元件，即觸發(fā)器，用于記憶與過去輸入有關(guān)的信息或過去的輸出狀態(tài)。因此，時序邏輯電由兩部分組成：從電路結(jié)構(gòu)上看，時序電路有如下特點：包含存儲電路和組合電路；具有反饋通道，通

2、過反饋通道使電路功能與時序相關(guān)。存儲器狀態(tài)和輸入變量共同決定輸出。5.1.2 時序邏輯電路的分類1.按電路的工作方式不同分類根據(jù)時序電路中觸發(fā)器是否在同一個時鐘信號控制下工作分為：同步時序電路與異步時序電路。同步時序電路：電路中所有觸發(fā)器的時鐘端是連在一起的，所有觸發(fā)器都在統(tǒng)一時鐘脈沖下工作，存儲電路的狀態(tài)更新是在同一時刻同步進行的。同步邏輯電路通常工作速度較快，電路相對復(fù)雜。異步時序電路：電路中各個觸發(fā)器的時鐘端不是相連的，觸發(fā)器不在統(tǒng)一的時鐘脈沖下工作，存儲狀態(tài)的更新是在不同時刻異步進行的。異步邏輯電路通常工作速度較慢，電路結(jié)構(gòu)簡單。2.按電路的輸出/輸入關(guān)系不同分類根據(jù)時序電路輸出信號的

3、特點不同又分為：Mealy（米利）型和Moore（穆爾）型。Mealy型：輸出信號與不僅取決于輸入信號，而且還與存儲電路的輸出狀態(tài)有關(guān)。即Z=F（X，y），Z與X，y有關(guān)。Moore型：輸出信號僅與存儲電路的輸出狀態(tài)有關(guān)。即Z =F（y），Z僅與y有關(guān)。3.按輸入信號形式分類按輸入信號形式不同分為電平型、脈沖型。5.1.3 時序邏輯電路的功能描述方法與組合邏輯電路一樣，時序邏輯電路也有許多描述其邏輯功能的工具。常用的方法：1.邏輯函數(shù)表達式要完整地描述同步時序邏輯電路的結(jié)構(gòu)和功能，須用3組邏輯表達式：(1)輸出函數(shù)表達式反映輸出 Z 與輸入 x 和狀態(tài) y 之間關(guān)系。Mealy 型：Moore

4、 型：(2)激勵函數(shù)表達式反映存儲電路輸入Y與整個時序電路輸入x 和狀態(tài) y 之間關(guān)系。 也叫控制函數(shù)。(3)次態(tài)函數(shù)表達式反映同步時序電路的次態(tài)yn+1與激勵函數(shù)Y和電路現(xiàn)態(tài) y 之間關(guān)系。與觸發(fā)器類型相關(guān)。2.狀態(tài)表反映同步時序電路的輸出Z、次態(tài)yn+1與輸入x和電路現(xiàn)態(tài) y 之間關(guān)系。3.狀態(tài)圖(狀態(tài)轉(zhuǎn)移圖)反映同步時序電路狀態(tài)轉(zhuǎn)移規(guī)律及相應(yīng)輸入/輸出取值關(guān)系的有向圖。4.時間圖在時鐘脈沖作用下，電路狀態(tài)、輸出狀態(tài)隨時間變化的波形圖。反映輸入、輸出信號和電路狀態(tài)等的取值在各時刻的對應(yīng)關(guān)系，也稱工作波形圖。5.2 同步時序邏輯電路分析分析：確定給定時序電路的邏輯功能。即找出在輸入和CP作用

5、下，電路的次態(tài)和輸出。分析方法：表格法、代數(shù)法分析步驟：例1）用表格法分析下圖所示電路邏輯功能。組成：兩個JK觸發(fā)器(下降沿觸發(fā))+異或門時鐘連在一起同步時序X輸入信號輸出信號僅與存儲電路的輸出狀態(tài)有關(guān)Moore型解：1.寫出激勵函數(shù)表達式2.次態(tài)真值表次態(tài)真值表填寫方法：列出電路輸入和現(xiàn)態(tài)所有取值組合；根據(jù)激勵函數(shù)表達式激勵函數(shù)值；根據(jù)激勵值、觸發(fā)器功能次態(tài)值。3.狀態(tài)表根據(jù)次態(tài)真值表列出狀態(tài)表。4.狀態(tài)圖（狀態(tài)轉(zhuǎn)移圖）根據(jù)狀態(tài)表畫出狀態(tài)轉(zhuǎn)移圖。5.功能描述x=0時：每來一個時鐘脈沖CP，輸出狀態(tài)加1對時鐘脈沖CP“加”計數(shù)計數(shù)序列：0001101100x=1時：每來一個時鐘脈沖CP，輸出狀

6、態(tài)減1對時鐘脈沖CP“減”計數(shù)計數(shù)序列：001110 0100功能：二進制可逆計數(shù)器，對時鐘脈沖CP個數(shù)進行計數(shù)。6.時間圖（波形圖）例2）分析下圖所示電路邏輯功能。組成：兩個D觸發(fā)器(下降沿觸發(fā))+或門+與門時鐘連在一起同步時序X輸入信號輸出信號不僅與存儲電路的輸出狀態(tài)有關(guān)，還與輸入信號有關(guān)Mealy型解：1.寫出激勵函數(shù)表達式2.次態(tài)真值表3.狀態(tài)表4.狀態(tài)圖5.時間圖功能分析：由時間圖可知，一旦輸入x出現(xiàn)101序列，輸出Z=1，其他情況下Z=0101序列檢測器例3）用代數(shù)法分析圖示電路的邏輯功能。解：1.寫出激勵函數(shù)表達式2.寫出次態(tài)方程和輸出函數(shù)表達式3.狀態(tài)表4.狀態(tài)圖5.功能描述是

7、一個3位串行輸入移位寄存器。輸入x與寄存器低位相連，在時鐘脈沖作用下，寄存器內(nèi)容從低向高左移，輸入x的信號置入寄存器最低位，輸出Z指示寄存器3位數(shù)據(jù)中“1”的個數(shù)，含有奇數(shù)個時，輸出為1，否則輸出為0。例4）分析圖示電路的邏輯功能。解：（1）寫出激勵函數(shù)（2）寫出次態(tài)方程（3）寫出輸出方程（4）列出狀態(tài)表（5）狀態(tài)圖（6）時間圖功能分析：在6個狀態(tài)之間循環(huán)往復(fù)，輸出Z在每一循環(huán)結(jié)束時，輸出一次1。模6計數(shù)器有兩個狀態(tài)游離于循環(huán)之外，如果誤入這兩個狀態(tài)可以自動返回主循環(huán)。（游離于主循環(huán)的狀態(tài)稱為偏離狀態(tài)，進入任一偏離狀態(tài)都可返回主循環(huán)時，稱該電路具有自啟動特性）具有自啟動功能5.3 同步時序邏輯

8、電路設(shè)計無論是組合電路，還是時序電路，其電路設(shè)計的宗旨是一樣的：在達到功能要求的前提下，使電路最穩(wěn)定、最簡單。時序邏輯電路的設(shè)計思路是：針對某一給定邏輯要求，選擇幾個邏輯狀態(tài)（越少越好）來描述它，再用某種類型的觸發(fā)器來實現(xiàn)這一邏輯功能。5.3.1設(shè)計的一般步驟1.形成原始狀態(tài)圖或狀態(tài)表(1)分析給定設(shè)計要求，確定輸入/出變量、電路內(nèi)部狀態(tài)的關(guān)系及狀態(tài)數(shù)；(2)定義輸入/出邏輯狀態(tài)以及每個電路狀態(tài)的含義，進行狀態(tài)賦值，并對電路狀態(tài)進行編號；(3)按設(shè)計要求列出狀態(tài)表，或畫出狀態(tài)圖。2.狀態(tài)化簡，求最簡狀態(tài)圖原始狀態(tài)表通常不是最小化狀態(tài)，它往往包含多余的狀態(tài)，因此，必須首先進行化簡。3.狀態(tài)編碼即

9、對簡化后的狀態(tài)進行編碼，得到狀態(tài)表。4.確定觸發(fā)器數(shù)目和類型根據(jù)狀態(tài)數(shù)確定觸發(fā)器數(shù)目，類型無要求時可自選。5.確定激勵函數(shù)和輸出函數(shù)表達式根據(jù)狀態(tài)表和所選觸發(fā)器激勵表，確定觸發(fā)器激勵函數(shù)和輸出函數(shù)表達式。6.畫出邏輯圖5.3.2 完全確定同步時序邏輯電路設(shè)計在不同的輸入取值下都有確定的次態(tài)和輸出的邏輯電路完全確定同步時序邏輯電路。設(shè)計步驟：1.形成原始狀態(tài)圖和原始狀態(tài)表原始狀態(tài)圖和原始狀態(tài)表是對設(shè)計要求最原始的抽象，是構(gòu)造響應(yīng)電路的原始依據(jù)。一般考慮以下幾個方面：(1)確定電路結(jié)構(gòu)模型Mealy型和Moore型。(2)設(shè)立初始狀態(tài)首先設(shè)立初始狀態(tài)，然后從初始狀態(tài)出發(fā)考慮在各種輸入作用下的狀態(tài)轉(zhuǎn)

10、移和輸出響應(yīng)。(3)根據(jù)需要記憶的信息設(shè)立電路狀態(tài)同步時序電路中狀態(tài)數(shù)目的多少取決于需要記憶和區(qū)分的信息量。切忌盲目地設(shè)立各種狀態(tài)，而應(yīng)該根據(jù)問題中要求記憶和區(qū)分的信息設(shè)立每一個狀態(tài)。一般來說，當(dāng)在某個狀態(tài)下輸入信號作用的結(jié)果能用已有狀態(tài)表示時，應(yīng)轉(zhuǎn)向相應(yīng)的已有狀態(tài)。僅當(dāng)已有狀態(tài)不滿足時，才能增加新的狀態(tài)。(4)確定各時刻電路的輸出對于所設(shè)立的每個狀態(tài)，確定在不同輸入作用下的次態(tài)和電路在各時刻電路的輸出。在Moore型電路中，應(yīng)指明每種狀態(tài)下對應(yīng)的輸出；在Mealy型電路中，應(yīng)指明每種狀態(tài)下不同輸入對應(yīng)的輸出。注意：初設(shè)狀態(tài)時，不一定最少，描述準(zhǔn)確最好；采用數(shù)字或字母表示狀態(tài)，因為狀態(tài)數(shù)不確定

11、。原始狀態(tài)圖和原始狀態(tài)表是同步時序邏輯電路設(shè)計關(guān)鍵的一步，也是相對較困難的一步，下面舉例說明狀態(tài)圖和狀態(tài)表的建立方法。例1)建立3位二進制可逆計數(shù)器原始狀態(tài)表。解：由于是可逆計數(shù)器，所以用一個輸入x控制加/減計數(shù):當(dāng)x=0時，正向計數(shù)（加計數(shù)）；當(dāng)x=1時，逆向計數(shù)（減計數(shù)）。電路共有8個狀態(tài)，分別以A、B、C、H來表示。對于加計數(shù)，計數(shù)器狀態(tài)按以下順序變化：AB C HA減計數(shù)時，計數(shù)器狀態(tài)按以下順序變化：HG F BAHG當(dāng)處于A狀態(tài)時，輸出Z=1。例2)建立“101”序列檢測器原始狀態(tài)圖和狀態(tài)表。該電路有一個輸入端X和一個輸出端Z。在輸入端加上0、1序列，當(dāng)信號序列中出現(xiàn)“101”信號時

12、，Z=1，否則， Z=0。確定狀態(tài)表過程如下：設(shè):狀態(tài)A-電路的初始狀態(tài)；狀態(tài)B-表示收到了序列“101”中的第一個信號“1”；狀態(tài)C-表示收到了序列“101”中的前面兩位“10”；狀態(tài)D-表示收到了序列“101”。據(jù)此可畫出狀態(tài)圖和狀態(tài)表：狀態(tài)A-電路的初始狀態(tài)；狀態(tài)B-表示收到了序列“101”中的第一個信號“1”；狀態(tài)C-表示收到了序列“101”中的前面兩位“10”；狀態(tài)D-表示收到了序列“101”。例3)設(shè)計一個模5可逆計數(shù)器，該電路有一個輸入x和一個輸出Z。當(dāng)x=0時，計數(shù)器加1計數(shù)，Z為進位輸出；當(dāng)x=1時，計數(shù)器減1計數(shù)，Z為借位輸出。建立Mealy型狀態(tài)機。解：由于是Mealy型

13、，所以輸出Z是輸入x和觸發(fā)器輸出狀態(tài)的函數(shù)。例4)某序列檢測器有一個輸入端x和一個輸出端Z。從輸入端x輸入一串隨機的二進制代碼，當(dāng)輸入序列中出現(xiàn)011時，Z輸出1，平時輸出0。典型輸入、輸出序列如下：輸入x 1 0 1 0 1 1 1 0 0 1 1 0輸出Z 0 0 0 0 0 1 0 0 0 0 1 0解：1.假定用Mealy型同步時序邏輯電路實現(xiàn)該序列檢測器的邏輯功能。設(shè):狀態(tài)A-電路的初始狀態(tài)；狀態(tài)B-表示收到了序列“011”中的第一個信號“0”；狀態(tài)C-表示收到了序列“011”中的前面兩位“01”；狀態(tài)D-表示收到了序列“011”。該代碼檢測器也可以設(shè)計成Moore型，此時電路輸出只

14、與狀態(tài)有關(guān)，只有當(dāng)4位代碼全部輸入完畢，才能判斷字符是否合法，因此，需要增加兩個狀態(tài)X、Y：X10種合法碼Y6種非法碼具體狀態(tài)圖參見教材P135圖5.24。2.狀態(tài)化簡原始狀態(tài)表往往包含多余的狀態(tài)，為此需要進行簡化，以求得最小化狀態(tài)表。依據(jù)：等效狀態(tài)和等效類。（1）等效狀態(tài)和等效類1）等效狀態(tài)假設(shè)狀態(tài)Si和Sj是完全確定狀態(tài)表中的兩個狀態(tài)，如果對于所有可能的輸入序列，分別從Si和Sj出發(fā)，所得到的輸出響應(yīng)序列完全相同，則狀態(tài)Si、Sj等效，記作（Si，Sj ），或稱 Si 和 Sj 是等效對。等效狀態(tài)可以合并為一個狀態(tài)，這種合并不會改變電路的外部特性。等效狀態(tài)判斷方法：若狀態(tài)Si和Sj是完全確

15、定的原始狀態(tài)表中的兩個現(xiàn)態(tài)，則Si和Sj等效的條件可歸納為在一位輸入的各種取值組合下滿足如下兩條：第一，輸出相同（在輸入相同的條件下，輸出相同）；必要條件第二，次態(tài)屬于下列情況之一：充分條件a.次態(tài)相同如：AB，CB（次態(tài)相同）（A，C）A例如，“011”序列檢測b.次態(tài)交錯或為各自的現(xiàn)態(tài)如：BC，CB （次態(tài)交錯）（B，C）B如：BB，CC（次態(tài)為各自的現(xiàn)態(tài)）（B，C）Bc.次態(tài)循環(huán)或為等效對如：A、B的次態(tài)為C、D，而C、D的次態(tài)為A、B（次態(tài)循環(huán)）（A，B）A，（C，D）C如：AC，BD且（C，D）（次態(tài)為等效對）（A，B）A等效狀態(tài)的三個特點：對稱性：若（S1，S2），則（S2，S1)

16、。自反性：對任何狀態(tài)，（S1，S2）。傳遞性：若（S1，S2）且（S2，S3），則（S1，S3）。2）等效類若干彼此等價的狀態(tài)構(gòu)成的集合。由（S1，S2）和（S2，S3），可以推出（S1，S3），進而可知S1、 S2 、S3屬于同一等價類，記作：（S1，S2），（S2，S3）S1，S2，S2等效類是廣義的概念，兩個狀態(tài)或多個狀態(tài)均可以組成一個等效類，甚至一個狀態(tài)可稱為等效類。3）最大等效類不被其他任何等效類所包含的等效類。即不是任何其他等效類的子集。換而言之，如果一個等效類不是任何其他等效類的子集， 則該等效類稱為最大等效類。最大指的是獨立性，不是狀態(tài)的數(shù)目最多。完全給定同步時序電路原始狀態(tài)表

17、的化簡過程，就是尋找最大等效類，將每個最大等價類中的所有狀態(tài)合并為一個新狀態(tài)，從而得到最小狀態(tài)表的過程?；喓蟮臓顟B(tài)數(shù)等于最大等效類的個數(shù)。（2）利用隱含表法進行狀態(tài)化簡步驟：作隱含表隱含表是一個等腰直角三角形階梯網(wǎng)格，橫向和縱向的網(wǎng)格數(shù)均為原始狀態(tài)數(shù)減1，表中每個方格代表一個狀態(tài)對。標(biāo)注：從左至右為第一個到倒數(shù)第二個狀態(tài)；從上到下為第二個到最后一個狀態(tài)。找等效對A.順序比較：按照隱含表中從上至下、從左至右的順序，對照原始狀態(tài)表依次對所有“狀態(tài)對”進行逐一檢查和比較，并將檢查結(jié)果標(biāo)注在隱含表中的相應(yīng)方格內(nèi)。比較結(jié)果標(biāo)注如下：等效 在相應(yīng)方格內(nèi)填上“”；不等效 在相應(yīng)方格內(nèi)填上“”；與其他“狀態(tài)

18、對”相關(guān)在相應(yīng)方格內(nèi)填上相關(guān)的“狀態(tài)對”。無法確定的進行下一輪比較。B.關(guān)聯(lián)比較比較無法確定的狀態(tài)對。首先，檢查其次態(tài)是否等效。只要任何一個次態(tài)對不等效，則該狀態(tài)對不等效，對應(yīng)方格內(nèi)增加“/”； 如果次態(tài)對全部等效，則該狀態(tài)對等效。求最大等效類找出所有等效對之后，利用等效的傳遞性，求最大等效類。注意：各最大等效類間不應(yīng)出現(xiàn)相同的狀態(tài)。所有的狀態(tài)必須被最大等效類覆蓋。作出最簡狀態(tài)表根據(jù)求出的最大等效類，將每個最大等效類中的全部狀態(tài)合并為一個狀態(tài)，即可得到和原始狀態(tài)表等價的最簡狀態(tài)表。（3）化簡舉例例1）化簡下表所示原始狀態(tài)表。解：作出隱含表給定原始狀態(tài)表具有7個狀態(tài)，所以橫向和縱向各有6個方格，

19、根據(jù)畫隱含表的規(guī)則，可畫出隱含表如下。尋找等效對順序比較：關(guān)聯(lián)比較：確定等效狀態(tài)對。（C，F(xiàn)）（A，B）（滿足次態(tài)為等效對條件）AEBE（C，F(xiàn)）（滿足次態(tài)循環(huán)和次態(tài)為等效對條件）（A，E）（B，E）D和G的次態(tài)對CD和DE不是等效對加“/”等效對有4對：(A,B),(A,E),(B,E),(C,F)求出最大等效類由所得到的等效對和最大等效類的定義可知：原始狀態(tài)表中的7個狀態(tài)共構(gòu)成四個最大等效類A,B,E,C,F,D,G狀態(tài)合并，作出最小化狀態(tài)表令A(yù),B,Ea，C,Fb，Dc，Gd代入原始狀態(tài)表中，即可得到化簡后的狀態(tài)表。3.狀態(tài)編碼狀態(tài)編碼：是指給最小化狀態(tài)表中用字母或數(shù)字表示的狀態(tài)，指定一

20、個二進制代碼，形成二進制狀態(tài)表。狀態(tài)編碼也稱狀態(tài)分配，或者狀態(tài)賦值。狀態(tài)編碼任務(wù)：確定狀態(tài)編碼的長度（即二進制代碼的位數(shù)，或者說所需觸發(fā)器個數(shù)）；2m-1n2mn狀態(tài)數(shù)，m觸發(fā)器數(shù)例如，若某狀態(tài)表的狀態(tài)數(shù)n=7，則狀態(tài)分配時，二進制代碼的位數(shù)應(yīng)為m=3，或者說狀態(tài)變量個數(shù)為3，需要3個觸發(fā)器。尋找一種最佳的或接近最佳的狀態(tài)分配方案，以便使所設(shè)計的時序電路最簡單。狀態(tài)與代碼之間的對應(yīng)關(guān)系可以有許多種。一般說來，用m位二進制代碼的2m種組合來對n個狀態(tài)進行分配時，可能出現(xiàn)的狀態(tài)分配方案數(shù)Ks為：例如：當(dāng)n=4，m=2時，KS=24(方案)當(dāng)n=3，m=5，則KS=6720(方案)要真正找到最佳的分

21、配方案十分困難，況且分配方案的好壞還與所采用的觸發(fā)器的類型有關(guān)。因此需要找某種簡單可行的方法。常用方法：相鄰分配法相鄰分配法的基本思想：在選擇狀態(tài)編碼時，盡可能使激勵函數(shù)和輸出函數(shù)在卡諾圖上的“1”方格處在相鄰位置，以便形成較大的卡諾圈，從而有利于激勵函數(shù)和輸出函數(shù)的化簡。相鄰分配法的狀態(tài)編碼原則：次態(tài)相同，現(xiàn)態(tài)相鄰。即在相同輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進制代碼；同一現(xiàn)態(tài)，次態(tài)相鄰。即在相鄰輸入條件下，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進制代碼；輸出相同，現(xiàn)態(tài)相鄰。即在每一種輸入取值下均具有相同輸出的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進制代碼。某些狀態(tài)表常常出現(xiàn)不能同時滿足3條原則

22、的情況。此時，可按從至的優(yōu)先順序考慮。此外，從電路實際工作狀態(tài)考慮，一般將初始狀態(tài)分配“0”狀態(tài)。例1）對如下狀態(tài)表進行狀態(tài)編碼（設(shè)A為初始狀態(tài)）。解：狀態(tài)表中，狀態(tài)數(shù)n=4狀態(tài)編碼的長度應(yīng)為m=2即實現(xiàn)該狀態(tài)表的功能需要兩個觸發(fā)器。根據(jù)相鄰法編碼原則，4個狀態(tài)的相鄰關(guān)系：原則：在相同輸入條件下，次態(tài)相同，現(xiàn) 態(tài)相鄰。則BC相鄰，狀態(tài)B和C應(yīng)分配相鄰的二進制代碼；原則：在相鄰的輸入條件下，同一現(xiàn)態(tài)，次態(tài)相鄰。則BC相鄰、AD相鄰、CD相鄰，狀態(tài)B和C、A和D、C和D應(yīng)分配相鄰的二進制代碼；原則：輸出完全相同，現(xiàn)態(tài)相鄰。則AD相鄰，狀態(tài)A和D應(yīng)分配相鄰的二進制代碼。綜合可知：狀態(tài)分配時要求滿足B

23、和C、A和D、C和D相鄰。在進行狀態(tài)分配時，為了使?fàn)顟B(tài)之間的相鄰關(guān)系一目了然，通常將卡諾圖作為狀態(tài)分配的工具。(即在卡諾圖上相鄰)假定狀態(tài)變量用y2y1表示，并將A分配“00”，一種滿足上述相鄰關(guān)系的分配方案即狀態(tài)A、B、C、D的狀態(tài)編碼依次為y2y1的取值00、01、11、10。B和CA和DC和D相鄰將狀態(tài)表中的狀態(tài)A、B、C、D分別用編碼00、01、11、10代替，即可得到該狀態(tài)表的二進制狀態(tài)表如下表所示。注意：滿足分配原則的方案通?？梢杂卸喾N，設(shè)計者可從中任選一種。4.確定激勵函數(shù)和輸出函數(shù)并畫出邏輯電路圖任務(wù)：根據(jù)二進制狀態(tài)表和所選觸發(fā)器的激勵表，求出觸發(fā)器的激勵函數(shù)表達式和電路的輸出

24、函數(shù)表達式，并予以化簡。以便用適當(dāng)?shù)倪壿嬮T和所選定的觸發(fā)器構(gòu)成實現(xiàn)給定邏輯功能的邏輯電路。根據(jù)二進制狀態(tài)表和觸發(fā)器激勵表，求激勵函數(shù)和輸出函數(shù)的最簡表達式一般分為兩步：（1）列出激勵函數(shù)和輸出函數(shù)真值表；（2）用卡諾圖化簡后寫出最簡表達式。觸發(fā)器類型的選擇：觸發(fā)器類型的不同將決定電路中激勵函數(shù)的繁簡。因此，選擇觸發(fā)器類型的重要條件就是使函數(shù)最簡。在大多數(shù)情況下，最常選用的是 D觸發(fā)器，其次是選用JK觸發(fā)器和T觸發(fā)器。在非計數(shù)型的時序電路中，有時可選用 RS觸發(fā)器。例1）用J-K觸發(fā)器和適當(dāng)?shù)倪壿嬮T實現(xiàn)如下二進制狀態(tài)表的功能。 真值表激勵函數(shù)和輸出函數(shù)的卡諾圖:邏輯電路圖：若采用D觸發(fā)器激勵函數(shù)

25、表達式也可利用觸發(fā)器的次態(tài)方程確定：根據(jù)狀態(tài)表次態(tài)卡諾圖次態(tài)函數(shù)表達式；將次態(tài)函數(shù)表達式與觸發(fā)器次態(tài)方程相比較激勵函數(shù)表達式。如上例：JK觸發(fā)器次態(tài)方程：比較得3）畫出邏輯電路圖5.3.3 同步時序邏輯電路設(shè)計舉例例1)用T觸發(fā)器作為存儲元件，設(shè)計一個2位二進制減1計數(shù)器。電路工作狀態(tài)受輸入信號x控制。當(dāng)x=0時，電路狀態(tài)不變；當(dāng)x=1時，在時鐘脈沖作用下進行減1計數(shù)。計數(shù)器有一個輸出Z，當(dāng)產(chǎn)生借位時Z為1，否則Z為0。解：2位二進制數(shù)共有4個狀態(tài)：00、01、10、11，作減1計數(shù)時，其狀態(tài)為：00111001因此，電路有4個狀態(tài)，需要2個觸發(fā)器。設(shè)觸發(fā)器輸出狀態(tài)為y2y1。x輸入信號x=0

26、時，電路狀態(tài)不變；x=1時，作減1計數(shù)。Z借位輸出信號Z=1：有借位；Z=0：無借位；1）作出狀態(tài)圖和狀態(tài)表2）確定激勵函數(shù)和輸出函數(shù)根據(jù)狀態(tài)表和T觸發(fā)器激勵表確定激勵函數(shù)和輸出函數(shù)。3）畫出邏輯電路圖例2)設(shè)計一個兩位串行輸入、并行輸出的雙向移位寄存器。x2控制移位方向，x1為數(shù)據(jù)輸入端。當(dāng)x2=0時，x1送入寄存器高位，數(shù)據(jù)從高位移向低位；當(dāng)x2=1時，x1送入寄存器低位，數(shù)據(jù)從低位移向高位。解：兩位數(shù)據(jù)并行輸出寄存器需要兩個輸出端，即兩個觸發(fā)器，設(shè)y2、y1代表觸發(fā)器的狀態(tài)，直接作為電路的輸出。1）作出狀態(tài)圖和狀態(tài)表2）求出激勵方程假設(shè)采用D觸發(fā)器實現(xiàn)寄存器電路。狀態(tài)表和D激勵表激勵函數(shù)卡諾圖鐘控D激勵表 3）邏輯電路例3）用J-K觸發(fā)器設(shè)計“101”序列檢測器。當(dāng)x隨機輸入信號中出現(xiàn)“101”序列時，Z輸出1。典型序列如下：輸入x：0 0 1 0 1 0 1 1 0 1 0 0輸出Z：0 0 0 0 1 0 1 0 0 1 0 0分析：A電路初始狀態(tài)B表示收到了序列“101”中的第一個“1”信號；C表示收到了序列“101”中的前面兩位“10”；D表示收到了序列“101”。解：假定用Moore型實現(xiàn)功能1）作出狀態(tài)圖和狀態(tài)表2)狀態(tài)化簡根據(jù)化簡法則可知，狀態(tài)表已是最小化狀態(tài)表。3)狀態(tài)編碼共有4個狀態(tài)，需用2位二進制代碼表示，即需要2個