(完整版)PCI總線接口引腳定義

1、PinSide BSide A1-12VTRST2TCK+12V3GrounfTMS4TDOTDI5+5V+5V6+5VintA#7INTB#INTC#568INTD#+5V9PrsnTI#Reserved10Reserved+5V(I/O)11PrsnT2#Reserved12GroundGround13GroundGround14Reserved3.3Vaux15GroufRST#16CLK+5V(I/O)17GroundGNT18QEGGrounl19+5V(I/O)pme?20 AD31JAD30:21AD29+3.3V22GroundJAD28| 1231AD27JAD26:24AD

2、253roun|l25+3.3VAD24:26C/BE3# |1#idsEL27AD23+3.3V28GroundAD22 129AD21iAD20:30AD19|Grounl31 :+3.3VJIAD18 132AD171AD16:33C/BE2#+3.3V34:Ground1FRAME#35irdY#Grounl36+3.3VTRDY;37DjevseLGrounl38GroundstOP；39oc*+3.3V40Perr#Reserved*41+3.3VReserved*42 :seRI：Groun|l43+3.3VpAI44C/BE1# | AD1545:AD14+3.3V46Grou

3、ndAD13|47AD12AD1148AD10Ground49Grou ndAD09| :52AD08|BE0# |53AD07+3.3V54I+3.3VAD06|55AD05AD0456AD03Ground57GrounjlAD0258AD01AD00| :59+5V(I/O)+5V(I/O)60ACK647REQ64#61+5V+5V62+5V+5VM模式，直接為 Motorola公司的MPC850和MPC860準(zhǔn)備的非復(fù)用接口；C模式，地址，數(shù)據(jù)線不復(fù)用；J模式，地址數(shù)據(jù)線復(fù)用由于M模式使用范圍比較小，J模式使用起來(lái)控制比較復(fù)雜，一般使用C模式。所有模式AD31:0 (Address a

4、nd Data)地址和時(shí)鐘復(fù)用，首先是一個(gè)地址段，后面跟著一個(gè) 或多個(gè)數(shù)據(jù)段，支持突發(fā)模式的讀寫(xiě)；C/BE3:0# ( Bus Comma nd and Byte En ableS總線命令和數(shù)據(jù)使能復(fù)用管腳，在AD為地址線的時(shí)候作為總線命令，在AD為數(shù)據(jù)線的時(shí)候作為數(shù)據(jù)使能；DEVSEL#( Device Select)有效的時(shí)候表示當(dāng)前設(shè)備被選中，作為輸入端口；FRAME#( Cyclone Frame)由主設(shè)備驅(qū)動(dòng)，用來(lái)表示當(dāng)前設(shè)備已經(jīng)開(kāi)始接入，總線 開(kāi)始傳輸數(shù)據(jù)。有效：傳輸數(shù)據(jù)。無(wú)效：完成最后一個(gè)數(shù)據(jù)的傳輸；GNT#(Grant)用來(lái)表示當(dāng)前接入的設(shè)備已經(jīng)被接受；IDSL (Initia

5、lization Device Select)在配置寄存器讀寫(xiě)的時(shí)候用做片選信號(hào)；INTA# ( Interrupt A ) PCI 中斷請(qǐng)求；IRDY# ( Initiator Ready)說(shuō)明當(dāng)前數(shù)據(jù)有效，可以并要完成傳輸；LOCK#( Lock )提示有自動(dòng)操作，需要消耗若干個(gè)時(shí)鐘來(lái)完成操作；PAR( Parity)作為AD和C/BE兩部分總線的基偶校驗(yàn)，在傳輸?shù)刂返臅r(shí)候PAR要在地址傳輸完畢后一個(gè)時(shí)鐘周期保持穩(wěn)定。對(duì)于數(shù)據(jù)段，PAR要在IRDY#或者TRDY#有效以后一個(gè)時(shí)鐘周期保持穩(wěn)定。一旦PAR數(shù)據(jù)有效，將保持有效到當(dāng)前數(shù)據(jù)或地址段傳輸結(jié)束；PCLK( Clock)系統(tǒng)時(shí)鐘，905

6、4 工作在 33MHz ；PERR#( Parity Error)用來(lái)報(bào)告奇偶校驗(yàn)錯(cuò)誤，不包括特殊周期；PME# ( Power Management Even)喚醒中斷；REQ#( Request)請(qǐng)求信號(hào)，通知總線判決器，當(dāng)前設(shè)備必須使用總線；RST#( Reset)系統(tǒng)復(fù)位；SERR#( System Error)用來(lái)報(bào)告特殊周期的奇偶校驗(yàn)錯(cuò)誤和其他系統(tǒng)錯(cuò)誤；STOP#(Stop)要求主系統(tǒng)，停止當(dāng)前設(shè)備的數(shù)據(jù)傳輸；TRAY#(Target Ready)目標(biāo)設(shè)備準(zhǔn)備完畢，可以傳輸當(dāng)前數(shù)據(jù)；BIGEND# ( Big Endian Select)CCS#( Configuration Re

7、gister Select)低有效的片選信號(hào)；EECS( Serial EEPROM Chip Select)選擇串行 EEPROM ；EEDI/DDEO(Serial EEPROM Data In/ Serial EEPROM Data Out)控制串行 EEPROM 讀寫(xiě)數(shù)據(jù)；EESK( Serial Data Clock)EEPROM 讀寫(xiě)時(shí)鐘；ENUM# (Enumeration)突發(fā)輸出，用來(lái)表示一個(gè)使用PCI9054芯片的適配器剛剛從一個(gè)CPI總線通道里面加入或者移出；LCLK ( Local Processor Clock)本地時(shí)鐘輸入；LED on/LEDin LED 控制；L

8、FRAME# ( PCI Buffered FRAME# Signal )指示 PCI 總線的狀態(tài)；LINT#(Local Interrupt)本地總線中斷。輸入到 9054,低有效，觸發(fā)一個(gè)PCI中斷。 作為輸出，等待到一個(gè)觸發(fā)發(fā)生；LRESETo#( Local Bus Reset Out)當(dāng)PCI9054芯片被復(fù)位以后，該管腳可以用來(lái)驅(qū) 動(dòng)其他芯片的RESET#信號(hào)；MDREQ#/MDPAF/EOT#MODE1:0 ( Bus Mode) 11： M 模式；10： J 模式；01:保留；00: C 模式；TEST( Test Pin)芯片檢測(cè)管腳，高為檢測(cè)，低為工作，平時(shí)置低；USERi

9、/BACK0#/LLOCKi# 復(fù)用管腳USERo/DREQ0#/LLOCKo# 復(fù)用管腳VDD 電源VSS地C模式：ADS# (Address Strobe)說(shuō)明地址有效，總線有新設(shè)備接入；BLAST#(Burst Last)該信號(hào)由本地總線控制，表示最后一個(gè)字符的傳輸；BREQi( Bus Request In)本地總線控制，數(shù)據(jù)從本地總線輸入；BREQo ( Bus Request Ou) PCI總線控制，數(shù)據(jù)從 PCI總線輸出；BTERM# (Burst Terminate)作為輸入，表示當(dāng)前突發(fā)操作結(jié)束，開(kāi)始下一個(gè)突發(fā)地 址的讀寫(xiě)，和PCI9054內(nèi)部的可編程等待狀態(tài)生成器一起使用。作為輸出，和 READY# 一起使用，中斷當(dāng)前突發(fā)操作，開(kāi)始下一個(gè)突發(fā)操作地址周期；DP3:0( Data Parity)奇偶校驗(yàn)數(shù)據(jù)；LA31:2 (Address Bus)地址總線；LBE3:0#( Byte Enable)控制數(shù)據(jù)有效，不同的模式有不同的控制方法；LD31:0 ( Data Bus)數(shù)據(jù)總線；LHOLD ( Hold Request)發(fā)送要求使用本地總線，本地總線決定分配給當(dāng)前裝置以 后，判決器發(fā)送LHOLDA信號(hào)反饋；LHOLDA ( Hold Request)反饋信號(hào)；LSERR#(System Error Interrupt Output