適用多功能數(shù)字鐘(EDA技術(shù)課程設(shè)計)

1、 課課 程程 設(shè)設(shè) 計計 說說 明明 書書 課程設(shè)計名稱：課程設(shè)計名稱： eda 技術(shù)課程設(shè)計 題題 目：目： 適用多功能數(shù)字鐘 學(xué)學(xué) 生生 姓姓 名：名： 王 江 海 專專 業(yè)：業(yè)： 信 息 工 程 學(xué)學(xué) 號：號： 312007080609114 指指 導(dǎo)導(dǎo) 教教 師：師： 楊 坤 明 日期：2010 年 6 月 18 日 成績 適用多功能數(shù)字鐘適用多功能數(shù)字鐘 摘摘 要：要：verilog 是廣泛應(yīng)用的硬件描述語言，可以用在硬件設(shè)計流程的建模、綜合和 模擬等多個階段。隨著硬件設(shè)計規(guī)模的不斷擴大，應(yīng)用硬件描述語言進行描述的 cpld 結(jié)構(gòu)，成為設(shè)計專用集成電路和其他集成電路的主流。通過應(yīng)用

2、verilog hdl 對適用 多功能數(shù)字鐘的設(shè)計，達到對 verilog hdl 的理解，同時對 cpld 器件進行簡要了解。 本文的研究內(nèi)容包括:應(yīng)用 verilog hdl 對適用多功能數(shù)字鐘進行設(shè)計。 關(guān)鍵詞：關(guān)鍵詞：適用多功能數(shù)字鐘；硬件描述語言 abstractabstract： verilog is the most widely used hardware description language.it can be used to the modeling, synthesis, and simulation stages of the hardware system des

3、ign flow. with the scale of hardware design continually enlarging, describing the cpld with hdl become the mainstream of designing asic and other ic.to comprehend verilog hdl and get some knowledge of cpld device, we design a block with several functions with verilog hdl. this thesis is about to dis

4、cuss the above there aspects: design apply to the multifunctional digital clock with verilog hdl. keywords：apply to the multifunctional digital clock; hardware description language 目目 錄錄 1 前言.1 1.1 課題的背景和目的.1 1.2 eda 技術(shù)的介紹.1 1.3 eda 技術(shù)的發(fā)展.2 1.4 eda 技術(shù)的發(fā)展趨勢.2 2 總體方案設(shè)計.4 2.2 方案比較.4 2.3 方案論證 .5 2.4 方案選

5、擇.5 3.單元模塊電路簡介與設(shè)計.7 3.1 晶體振蕩電路模塊.7 3.2 jtag 下載電路模塊.7 3.3 顯示電路模塊.7 3.4 鬧鐘驅(qū)動電路模塊.8 3.5 電源電路模塊.8 4.基于 verilog hdl 語言的軟件設(shè)計.11 5 系統(tǒng)仿真及調(diào)試.20 6 設(shè)計總結(jié).23 6.1 設(shè)計小 結(jié).23 6.2 設(shè)計收獲.23 6.3 設(shè)計改進.23 7 致謝.24 8 參考文獻.25 附錄一：cpld 中頂層模塊連接圖.26 附錄二：在 quartusii 軟件中利用硬件描述語言描述電路后，用 rtl viewers 生 成的對應(yīng)的電路圖如下.27 1 前言前言 隨著電子技術(shù)的發(fā)展

6、，現(xiàn)場可編程們陳列 fpga 和復(fù)雜可編程邏輯器件 cpld 的 出現(xiàn)，使得電子系統(tǒng)的設(shè)計者利用與器件相應(yīng)的電子軟件 cad，可以設(shè)計出自己專用 的集成電路 asic 器件。這種可編程 asic 不僅使設(shè)產(chǎn)品達到小型化、集成化和和高可 靠性。還減小設(shè)計成本和設(shè)計周期，而且器件據(jù)用用戶可編程特性。在現(xiàn)現(xiàn)代計算機 技術(shù)和電子工藝的發(fā)展，使得現(xiàn)代數(shù)字系統(tǒng)的設(shè)計和應(yīng)用進入了新的階段。電子設(shè)計 自動化（eda）技術(shù)在數(shù)字設(shè)計中起的作用越來越重要，新的工具和新的設(shè)計方法不 斷推出，可編程邏輯器件不斷增加新的模塊，功能也是越來越強，硬件設(shè)計語言也順 應(yīng)形勢，推出新的標準，更加好用，更加便捷。 1.1 課題的

7、背景和目的課題的背景和目的 二十一世紀是信息化高速發(fā)展的世紀，產(chǎn)業(yè)的信息化離不開硬件芯片的支持。芯片 技術(shù)的進步是推動全球信息化的動力。因此在二十一世紀掌握芯片技術(shù)是十分有必要 的。本次課題是計算機組成原理的課程設(shè)計，這次課題旨在通過自己對所需功能芯片 的設(shè)計與實現(xiàn)來鞏固以前所學(xué)的計算機硬件基礎(chǔ)知識，同時也提高動手實踐的能力， 還有為將來進行更大規(guī)模更復(fù)雜的開發(fā)積累經(jīng)驗。 1.2 eda 技術(shù)的介紹技術(shù)的介紹 eda 是電子設(shè)計自動化（electronic design automation）縮寫，是 90 年代初從 cad（計算機輔助設(shè)計） 、cam（計算機輔助制造） 、cat（計算機輔助測

8、試）和 cae（計 算機輔助工程）的概念發(fā)展而來的。eda 技術(shù)是以計算機為工具，根據(jù)硬件描述語言 hdl（ hardware description language）完成的設(shè)計文件，自動地完成邏輯編譯、化 簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標芯片的適配編譯和編程下 載等工作。 硬件描述語言 hdl 是相對于一般的計算機軟件語言，如：c、pascal 而言的。hdl 語言使用與設(shè)計硬件電子系統(tǒng)的計算機語言，它能描述電子系統(tǒng)的邏輯功能、電路結(jié) 構(gòu)和連接方式。設(shè)計者可利用 hdl 程序來描述所希望的電路系統(tǒng)，規(guī)定器件結(jié)構(gòu)特征 和電路的行為方式；然后利用綜合器和適配器將此程序編程能

9、控制 fpga 和 cpld 內(nèi)部 結(jié)構(gòu)，并實現(xiàn)相應(yīng)邏輯功能的的門級或更底層的結(jié)構(gòu)網(wǎng)表文件或下載文件。目前，就 fpga/cpld 開發(fā)來說，比較常用和流行的 hdl 主要有 abel-hdl、ahdl 和 vhdl。 1.3 eda 技術(shù)的發(fā)展技術(shù)的發(fā)展 可將 eda 技術(shù)分為三個階段： （1）七十年代為 cad 階段，人們開始用計算機輔助進行 ic 版圖編輯、pcb 布局布 線，取代了手工操作，產(chǎn)生了計算機輔助設(shè)計的概念。 （2）八十年代為 cae 階段，與 cad 相比，除了純粹的圖形繪制功能外，又增加了 電路功能設(shè)計和結(jié)構(gòu)設(shè)計，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實現(xiàn)了工程 設(shè)計，

10、這就是計算機輔助工程的概念。cae 的主要功能是：原理圖輸入，邏輯仿真，電 路分析，自動布局布線，pcb 后分析。 （3）九十年代為 esda 階段，盡管 cad/cae 技術(shù)取得了巨大的成功，但并沒有把 人從繁重的設(shè)計工作中徹底解放出來。在整個設(shè)計過程中，自動化和智能化程度還不 高，各種 eda 軟件界面千差萬別，學(xué)習使用困難，并且互不兼容，直接影響到設(shè)計環(huán) 節(jié)間的銜接?；谝陨喜蛔悖藗冮_始追求：貫徹整個設(shè)計過程的自動化，這就是 esda 即電子系統(tǒng)設(shè)計自動化。 1.4 eda 技術(shù)的發(fā)展趨勢技術(shù)的發(fā)展趨勢 目前的 eda 產(chǎn)業(yè)正處在一場大變革的前夕，對更低成本、更低功耗的無止境追求 和越

11、來越短的產(chǎn)品上市壓力正迫使 ic 供應(yīng)商提供采用 0.13m 或以下的千萬門級的系 統(tǒng)芯片，而這些系統(tǒng)芯片的高復(fù)雜性設(shè)計更加依賴于 eda 供應(yīng)商提供全新的設(shè)計工具 和方法以實現(xiàn)模擬前后端、混合信號和數(shù)字電路的完全整合。然而，這些新的需求為 當代 eda 工具和設(shè)計方法帶來了不少新的挑戰(zhàn)與機會。 例如，如何在工藝上防止模擬電路與數(shù)字電路之間的干擾；現(xiàn)有的大部份 eda 工 具最多只能處理百萬門級設(shè)計規(guī)模，隨著 ic 設(shè)計向千萬門級以上規(guī)模發(fā)展，現(xiàn)有 eda 工具和方法必須進行升級。如何融合各 eda 供應(yīng)商的工具，以便向 ic 設(shè)計界提供更高 效能和更方便的 rtl-to-gdsii 或 co

12、nc-ept-to-gdsii 整合設(shè)計環(huán)境；為保證深亞微米 (0.13m 或以下)和更低內(nèi)核工作電壓(1.8v 或以下)時代的信號完整性和設(shè)計時序收 斂，必須采用新的設(shè)計方法。 半導(dǎo)體工藝的每一次躍升都促使 eda 工具改變自己，以適應(yīng)工藝的發(fā)展；反過來 eda 工具的進步又推動設(shè)計技術(shù)的發(fā)展?？梢哉f eda 工具是 ic 設(shè)計產(chǎn)業(yè)的背后推手。 系統(tǒng)芯片（soc）正在迅速地進入主流產(chǎn)品的行列。由此引發(fā)的“芯片就等于整機”的 現(xiàn)象，將對整個電子產(chǎn)業(yè)形成重大的沖擊。種種跡象表明，整個電子產(chǎn)業(yè)正在醞釀著 一場深刻的產(chǎn)業(yè)重組，這將為許多新興的企業(yè)提供進入這一行業(yè)的最佳。 2 總體方案總體方案設(shè)計設(shè)計

13、 2.1 設(shè)計內(nèi)容設(shè)計內(nèi)容 設(shè)計一個多功能的數(shù)字鐘，該數(shù)字鐘具有下述功能： （1）計時功能：包括時，分，秒。 （2）定時與鬧鐘功能：能在設(shè)定的時間發(fā)出鬧鈴音。 （3）校時功能：對小時，分鐘和秒能手動調(diào)整以校準時間。 （4）整點報時功能：每逢整點，產(chǎn)生“嘀嘀嘀嘀嘟” ，四短一長的報時音。 2.2 方案比較方案比較 方案一：本方案是采用模擬器件來實現(xiàn)具體的電子鐘模塊的，計時模塊是由 10 進 制，6 進制，24 進制計數(shù)器分別級聯(lián)完成，輸出的信號經(jīng)過七段譯碼器由數(shù)碼管顯示 出時間，再用三個鎖存器模塊對設(shè)定的具體時間鎖存，再由比較器對設(shè)定時間和實際 時間進行比較，判定是否相等來實現(xiàn)鬧鐘功能。 圖 2

14、.1 系統(tǒng)總體框圖 方案二：本方案采用的是 cpld 芯片及外圍電路實現(xiàn)。系統(tǒng)總體構(gòu)成包括最小系 統(tǒng)部分、晶振模塊、電源模塊、jtag 下載模塊、時間顯示模塊、鬧鐘報警模塊， cpld 不僅完成對脈沖計數(shù)，完成時鐘功能，還能同時對信號進行譯碼，能設(shè)定鬧鐘 時間，和對設(shè)定時間比較鬧時。 圖 2.2 系統(tǒng)組成框圖 該圖是 cpld 內(nèi)部原理模塊圖 圖 2.3 cpld 內(nèi)部原理框圖 2.3 方案論證方案論證 方案一：該系統(tǒng)是利用數(shù)字電路中的進制計數(shù)器、譯碼、觸發(fā)器、鎖存器，比較器 實現(xiàn)。這種小規(guī)模數(shù)字電路搭建起來比較復(fù)雜。在設(shè)計中用到的芯片多，控制復(fù)雜， 功耗大，在一些小型的設(shè)計中還可以，電路稍微

15、復(fù)雜，則很難控制其時序，況且輸入 組數(shù)不能很好的擴展。 方案二：本方案是使用復(fù)雜可編程邏輯器件的 cpld 芯片實現(xiàn)。實現(xiàn)起來比較簡 單，一些功能模塊在 cpld 里面用 verilog hdl 編程實現(xiàn)，比如這次實現(xiàn)的電子鐘模 塊 cpld 一塊芯片就完成了包括七段譯碼，進制計數(shù)，設(shè)定鬧時時間模塊和比較鬧時 模塊，其實我們還可以在 cpld 內(nèi)再擴展許多功能，設(shè)計方便，利于修改，且開發(fā)難 度不高，很適合對于大規(guī)模的系統(tǒng)設(shè)計，還可以很容易在 quetusii 中仿真系統(tǒng)工作時 序。 2.4 方案選擇方案選擇 上述兩個方案最大的區(qū)別就是：方案一采用的是數(shù)字編碼器等芯片，而方案二是用 復(fù)雜可編程邏

16、輯器件 cpld。由于本設(shè)計針對電子鐘設(shè)計使用，而且要求根據(jù)相應(yīng)的 要求進行功能擴展，使用 cpld 在此方面更加有優(yōu)勢， ，而且要維護方便，調(diào)試簡單， 穩(wěn)定性好，功耗低?；谏鲜鰞煞桨副容^，論證，發(fā)現(xiàn)方案二更容易實現(xiàn)本次設(shè)計的 要求，并且方案二的電路較簡單，程序容易控制， ，而且是 eda 的熱門技術(shù)，所以最 終選擇方案二。 3.單元模塊電路簡介與設(shè)計單元模塊電路簡介與設(shè)計 3.1 晶體振蕩電路模塊晶體振蕩電路模塊 maxepm570 的時鐘電路比較簡單，在其 2 腳 dclock 輸入時鐘信號即可。本 系統(tǒng)采用的 50m 有源晶振。3.3v 電源電壓對其供電，其原理圖如圖 3.1 所示：

17、123456 a b c d 654321 d c b a t itle n u mberr ev is io ns ize b d ate:1 6-ju n -2 01 0s heet o f f ile:d :2 01 0 .6 .1 3 e d a 體體體體體體體體體體體.d dbd raw n b y: c 2 2 0p f jt 3 27 6 8h z r f 2 2m r 1 1 50 k c 1 3 /2 2p f clk體1 體2 體體體體體體體 圖 3.1 晶振電路模塊 3.2 jtag 下載電路模塊下載電路模塊 jtag 下載電路是為 maxepm570 在程序用的，其原理

18、圖如圖 3.2 所示： 123456 a b c d 654321 d c b a t itle n u mberr ev is io ns ize b d ate:1 6-ju n -2 01 0s heet o f f ile:d :2 01 0 .6 .1 3 e d a 體體體體體體體體體體體.d dbd raw n b y: t c k 1 g n d 2 t d o 3 v c c 4 t m s 5 n c 6 n c 7 n c 8 t d i 9 g n d 1 0 j2 jt a g r 2 1 0k r 3 1 0k r 4 1 0k v c c v c c t c k

19、t d o t m s t d i 圖 3.2 jtag 下載電路 3.3 顯示電路模塊顯示電路模塊 顯示電路主要作用是顯示延時間和搶答組數(shù)。直接用 cpld 驅(qū)動兩個數(shù)碼管顯示， 數(shù)碼管為共陰極管，其電路原理圖如下： 123456 a b c d 654321 d c b a t itle n u mberr ev is io ns ize b d ate:1 6-ju n -2 01 0s heet o f f ile:d :2 01 0 .6 .1 3 e d a 體體體體體體體體體體體.d dbd raw n b y: led-sla led-mha led-mhc led-mhd l

20、ed-mhe led-hld led-hlc led-hlb led-mhb led-mhf led-mlc led-mlg led-mhg led-hlg led-hlf led-hle led-hla led-mla led-mlb led-mld led-mle led-mlf led-hhd led-hhc led-hha led-hhg led-hhf led-hhe led-slg led-sle led-slf led-sld led-slc led-slb led-hhb led-sha led-shb led-shc led-shd led-she led-shf led-s

21、hg a b c d e f g dp l e d -h l a b c d e f g dp l e d -m h a b c d e f g dp l e d -m l a b c d e f g dp l e d -s h a b c d e f g dp l e d -s l a b c d e f g dp l e d -h h 圖 3.3 顯示電路 3.4 鬧鐘驅(qū)動電路模塊鬧鐘驅(qū)動電路模塊 報警電路用一個三極管驅(qū)動一個蜂鳴器產(chǎn)生，當時鐘走到設(shè)定的鬧鐘時間后， cpld 的 beer 管腳會自動的給出高電平，驅(qū)動三極管，使蜂鳴器響： 123456 a b c d 654321 d c

22、 b a t itle n u mberr ev is io ns ize b d ate:1 6-ju n -2 01 0s heet o f f ile:d :2 01 0 .6 .1 3 e d a 體體體體體體體體體體體.d dbd raw n b y: b e ll 1 b e ll v c c t 1 9 01 4 b eer 圖 3.4 蜂鳴報警電路 3.5 電源電路模塊電源電路模塊 電源電路主要是為系統(tǒng)提供電源，因為 cpld 是 3.3v，故整個系統(tǒng)用 3.3v，用一 個 lm7805 穩(wěn)壓產(chǎn)生一個 5v 電壓，然后通過 lm1117 降壓為系統(tǒng)需要的標準 3.3v。 外接

23、68v 直流電壓輸入，通過二極管整流，電容 c 濾波后送入 lm7805 穩(wěn)壓，一 路送入 lm1117 中降壓，一路送入蜂鳴器提供驅(qū)動。原理圖如下圖 3.7 和 3.8 所示： 圖 3.5 5v 電源電路 圖 3.6 3.3v 電源電路 7805 為三端穩(wěn)壓電路，主要的三端穩(wěn)壓電路屬性如表 3.1 所示 表 3.1 三端穩(wěn)壓電路 參數(shù) 型號 極性pd(w)vi(v)vo(v)iq(a)封裝 78050.625/103050.250.055/1t0.92 t0.220 78060.625/103060.30.060/1t0.92 t0.220 78090.625/103090.450.060/

24、1t0.92 t0.220 78120.625/1030120.60.060/1t0.92 t0.220 79050.625/103050.250.055/1t0.92 t0.220 79060.625/103060.30.060/1t0.92 t0.220 79090.625/103090.450.060/1t0.92 t0.220 79120.625/1030120.60.060/1t0.92 t0.220 lm1117 是一個低壓差電壓調(diào)節(jié)器系列。其壓差在 1.2v 輸出，負載電流為 800ma 時為 1.2v。 它與國家半導(dǎo)體的工業(yè)標準器件 lm317 有相同的管腳排列。lm1117

25、有可調(diào)電壓的版本，通過 2 個外部電阻可實現(xiàn) 1.2513.8v 輸出電壓范圍。另外還有 5 個固定電壓輸出 （1.8v、2.5v、2.85v、3.3v 和 5v）的型號。 lm1117 提供電流限制和熱保護。電路包含 1 個齊 納調(diào)節(jié)的帶隙參考電壓以確保輸出電壓的精度在1%以內(nèi)。lm1117 系列具有 llp、to.263、sot.223、to.220 和 to.252 d.pak 封裝。輸出端需要一個至少 10uf 的鉭電容來改 善瞬態(tài)響應(yīng)和穩(wěn)定性。提供 1.8v、2.5v、2.85v、3.3v、5v 和可調(diào)電壓的型號，節(jié)省空間的 sot.223 和 llp 封裝及電流限制和熱保護功能，輸

26、出電流可達 800ma， 線性調(diào)整率：0.2% (max) 負載調(diào)整率：0.4% (max) 溫度范圍lm1117：0125 lm1117i：.40125。 4.基于基于 verilog hdl 語言的軟件設(shè)計語言的軟件設(shè)計 / 多功能數(shù)字鐘 /*信號定義： clk：標準時鐘信號，本例中，其頻率為 4hz； clk_1k：產(chǎn)生鬧鈴音、報時音的時鐘信號，本例中其頻率為 1024hz； mode：功能控制信號；為 0：計時功能； 為 1：鬧鐘功能； 為 2：手動校時功能； turn：接按鍵，在手動校時功能時，選擇是調(diào)整小時，還是分鐘； 若長時間按住該鍵，還可使秒信號清零，用于精確調(diào)時； chang

27、e：接按鍵，手動調(diào)整時，每按一次，計數(shù)器加 1； 如果長按，則連續(xù)快速加 1，用于快速調(diào)時和定時； hour,min,sec：此三信號分別輸出并顯示時、分、秒信號， 皆采用 bcd 碼計數(shù)，分別驅(qū)動 6 個數(shù)碼管顯示時間； alert：輸出到揚聲器的信號，用于產(chǎn)生鬧鈴音和報時音； 鬧鈴音為持續(xù) 20 秒的急促的嘀嘀嘀音，若按住change鍵， 則可屏蔽該音；整點報時音為嘀嘀嘀嘀-嘟四短一長音； ld_alert： 接發(fā)光二極管，指示是否設(shè)置了鬧鐘功能； ld_hour： 接發(fā)光二極管，指示當前調(diào)整的是小時信號； ld_min：接發(fā)光二極管，指示當前調(diào)整的是分鐘信號。 */ module clo

28、ck(clk,clk_1k,mode,change,turn,alert,hour,min,sec,sech,secl,minh,minl,hourh,hourl, ld_alert, ld_hour,ld_min); input clk,clk_1k,mode,change,turn; output alert,ld_alert,ld_hour,ld_min; output7:0hour,min,sec,sech,secl,minh,minl, hourh,hourl; reg7:0 hour,min,sec,hour1,min1,sec1,ahour,amin,sech,secl, min

29、h,minl,hourh,hourl; reg1:0 m,fm,num1,num2,num3,num4; reg1:0 loop1,loop2,loop3,loop4,sound; reg ld_hour,ld_min; reg clk_1hz,clk_2hz,minclk,hclk; reg alert1,alert2,ear; reg count1,count2,counta,countb; wire ct1,ct2,cta,ctb,m_clk,h_clk; always (posedge clk) begin clk_2hz=clk_2hz; if(sound=3) begin soun

30、d=0;ear=1;end /ear 信號用于產(chǎn)生或屏蔽聲音 else begin sound=sound+1;ear=0;end end always (posedge clk_2hz) /由 4hz 的輸入時鐘產(chǎn)生 1hz 的時基信號 clk_1hz=clk_1hz; always (posedge mode) /mode 信號控制系統(tǒng)在三種功能間轉(zhuǎn)換 begin if(m=2) m=0; else m=m+1; end always (posedge turn) fm=fm; always /產(chǎn)生 count1,count2,counta,countb 四個信號 begin case(m

31、) 2:begin if(fm) begin count1=change;ld_min,ld_hour=2;end else begin counta=change;ld_min,ld_hour=1;end count2,countb=0; end 1:begin if(fm) begin count2=change;ld_min,ld_hour=2;end else begin countb=change;ld_min,ld_hour=1;end count1,counta=2b00; end default:count1,count2,counta,countb,ld_min,ld_hou

32、r=0; endcase end always (negedge clk) /如果長時間按下change鍵，則生成num1信號用于連續(xù)快速加 1 if(count2) begin if(loop1=3) num1=1; else begin loop1=loop1+1;num1=0;end end else begin loop1=0;num1=0;end always (negedge clk) /產(chǎn)生 num2 信號 if(countb) begin if(loop2=3) num2=1; else begin loop2=loop2+1;num2=0;end end else begin

33、 loop2=0;num2=0;end always (negedge clk) if(count1) begin if(loop3=3) num3=1; else begin loop3=loop3+1;num3=0;end end else begin loop3=0;num3=0;end always (negedge clk) if(counta) begin if(loop4=3) num4=1; else begin loop4=loop4+1;num4=0;end end else begin loop4=0; num4=0; end assign ct1=(num3 /ct1

34、用于計時、校時中的分鐘計數(shù) assign ct2=(num1 /ct2 用于定時狀態(tài)下調(diào)整分鐘信號 assign cta=(num4 /cta 用于計時、校時中的小時計數(shù) assign ctb=(num2 /ctb 用于定時狀態(tài)下調(diào)整小時信號 always (posedge clk_1hz) /秒計時和秒調(diào)整進程 if(!(sec18h59)|turnif(!(turnend /按住turn按鍵一段時間，秒信號可清零，該功能用于手動精確調(diào)時 else begin if(sec13:0=4b1001) begin sec13:0=4b0000;sec17:4=sec17:4+1;end else

35、 sec13:0=sec13:0+1;minclk=0; end assign m_clk=minclk|count1; always (posedge ct1) /分計時和分調(diào)整進程 begin if(min1=8h59) begin min1=0;hclk=1;end else begin if(min13:0=9) begin min13:0=0;min17:4=min17:4+1;end else min13:0=min13:0+1;hclk=0; end end assign h_clk=hclk|counta; always (posedge cta) /小時計時和小時調(diào)整進程 i

36、f(hour1=8h23) hour1=0; elseif(hour13:0=9) begin hour17:4=hour17:4+1;hour13:0=0;end else hour13:0=hour13:0+1; always (posedge ct2) /鬧鐘定時功能中的分鐘調(diào)節(jié)進程 if(amin=8h59) amin=0; elseif(amin3:0=9) begin amin3:0=0;amin7:4=amin7:4+1;end else amin3:0=amin3:0+1; always (posedge ctb) /鬧鐘定時功能中的小時調(diào)節(jié)進程 if(ahour=8h23)

37、ahour=0; elseif(ahour3:0=9) begin ahour3:0=0;ahour7:4=ahour7:4+1;end else ahour3:0=ahour3:0+1; always /鬧鈴功能 if(min1=amin)/控制鬧鈴的時間長短 else alert1=0; else alert1=0; always /時、分、秒的顯示控制 case(m) 3b00:begin hour=hour1;min=min1;sec=sec1;end /計時狀態(tài)下的時、分、秒顯示 3b01:begin hour=ahour;min=amin;sec=8hzz;end /定時狀態(tài)下的時

38、、分、秒顯示 3b10:begin hour=hour1;min=min1;sec8h54)|(!(min1|sec1) if(sec18h54) alert2=ear/產(chǎn)生短音 else alert2=!ear/產(chǎn)生長音 else alert2=0; end always /秒顯示的譯碼 begin case(sec) 8h00: begin sech=8b11111100;secl=8b11111100; end 8h01: begin sech=8b11111100;secl=8b01100000; end 8h02: begin sech=8b11111100;secl=8b11011

39、010; end 8h03: begin sech=8b11111100;secl=8b11110010; end 8h04: begin sech=8b11111100;secl=8b01100110; end 8h05: begin sech= 8b11111100;secl=8b10110110; end 8h06: begin sech=8b11111100;secl=8b00111110; end 8h07: begin sech=8b11111100;secl=8b11100000; end 8h08: begin sech= 8b11111100;secl=8b11111110;

40、 end 8h09: begin sech=8b11111100;secl=8b11100110; end 8h10: begin sech=8b01100000;secl=8b11111100; end 8h11: begin sech=8b01100000;secl=8b01100000; end 8h12: begin sech= 8b01100000;secl=8b11011010; end 8h13: begin sech=8b01100000;secl=8b11110010; end 8h14: begin sech=8b01100000;secl=8b01100110; end

41、8h15: begin sech= 8b01100000;secl=8b10110110; end 8h16: begin sech=8b01100000;secl=8b00111110; end 8h17: begin sech=8b01100000;secl=8b11100000; end 8h18: begin sech= 8b01100000;secl=8b11111110; end 8h19: begin sech=8b01100000;secl=8b11100110; end 8h20: begin sech=8b11011010;secl=8b11111100; end 8h21

42、: begin sech=8b11011010;secl=8b01100000; end 8h22: begin sech=8b11011010;secl=8b11011010; end 8h23: begin sech=8b11011010;secl=8b11110010; end 8h24: begin sech=8b11011010;secl=8b01100110; end 8h25: begin sech= 8b11011010;secl=8b10110110; end 8h26: begin sech= 8b11011010;secl=8b00111110; end 8h27: be

43、gin sech=8b11011010;secl=8b11100000; end 8h28: begin sech=8b11011010;secl=8b11111110; end 8h29: begin sech=8b11011010;secl=8b11100110; end 8h30: begin sech=8b11110010;secl=8b11111100; end 8h31: begin sech= 8b11110010;secl=8b01100000; end 8h32: begin sech=8b11110010;secl=8b11011010; end 8h33: begin s

44、ech= 8b11110010;secl=8b11110010; end 8h34: begin sech=8b11110010;secl=8b01100110; end 8h35: begin sech=8b11110010;secl=8b10110110; end 8h36: begin sech=8b11110010;secl=8b00111110; end 8h37: begin sech= 8b11110010;secl=8b11100000; end 8h38: begin sech= 8b11110010;secl=8b11111110; end 8h39: begin sech

45、=8b11110010;secl=8b11100110; end 8h40: begin sech= 8b01100110;secl=8b11111100; end 8h41: begin sech= 8b01100110;secl=8b01100000; end 8h42: begin sech=8b01100110;secl=8b11011010; end 8h43: begin sech=8b01100110;secl=8b11110010; end 8h44: begin sech=8b01100110;secl=8b01100110; end 8h45: begin sech=8b0

46、1100110;secl=8b10110110; end 8h46: begin sech=8b01100110;secl=8b00111110; end 8h47: begin sech= 8b01100110;secl=8b11100000; end 8h48: begin sech= 8b01100110;secl=8b11111110; end 8h49: begin sech=8b01100110;secl=8b11100110; end 8h50: begin sech=8b10110110;secl=8b11111100; end 8h51: begin sech=8b10110

47、110;secl=8b01100000; end 8h52: begin sech= 8b10110110;secl=8b11011010; end 8h53: begin sech= 8b10110110;secl=8b11110010; end 8h54: begin sech= 8b10110110;secl=8b01100110; end 8h55: begin sech=8b10110110;secl=8b10110110; end 8h56: begin sech= 8b10110110;secl=8b00111110; end 8h57: begin sech=8b1011011

48、0;secl=8b11100000; end 8h58: begin sech= 8b10110110;secl=8b11111110; end 8h59: begin sech=8b10110110;secl=8b11100110; end endcase end always /分顯示的譯碼 begin case(min) 8h00: begin minh=8b11111100;minl=8b11111100; end 8h01: begin minh=8b11111100;minl=8b01100000; end 8h02: begin minh=8b11111100;minl=8b11

49、011010; end 8h03: begin minh=8b11111100;minl=8b11110010; end 8h04: begin minh=8b11111100;minl=8b01100110; end 8h05: begin minh= 8b11111100;minl=8b10110110; end 8h06: begin minh=8b11111100;minl=8b00111110; end 8h07: begin minh=8b11111100;minl=8b11100000; end 8h08: begin minh= 8b11111100;minl=8b111111

50、10; end 8h09: begin minh=8b11111100;minl=8b11100110; end 8h10: begin minh=8b01100000;minl=8b11111100; end 8h11: begin minh=8b01100000;minl=8b01100000; end 8h12: begin minh= 8b01100000;minl=8b11011010; end 8h13: begin minh=8b01100000;minl=8b11110010; end 8h14: begin minh=8b01100000;minl=8b01100110; e

51、nd 8h15: begin minh= 8b01100000;minl=8b10110110; end 8h16: begin minh=8b01100000;minl=8b00111110; end 8h17: begin minh=8b01100000;minl=8b11100000; end 8h18: begin minh= 8b01100000;minl=8b11111110; end 8h19: begin minh=8b01100000;minl=8b11100110; end 8h20: begin minh=8b11011010;minl=8b11111100; end 8

52、h21: begin minh=8b11011010;minl=8b01100000; end 8h22: begin minh=8b11011010;minl=8b11011010; end 8h23: begin minh=8b11011010;minl=8b11110010; end 8h24: begin minh=8b11011010;minl=8b01100110; end 8h25: begin minh= 8b11011010;minl=8b10110110; end 8h26: begin minh= 8b11011010;minl=8b00111110; end 8h27:

53、 begin minh=8b11011010;minl=8b11100000; end 8h28: begin minh=8b11011010;minl=8b11111110; end 8h29: begin minh=8b11011010;minl=8b11100110; end 8h30: begin minh=8b11110010;minl=8b11111100; end 8h31: begin minh= 8b11110010;minl=8b01100000; end 8h32: begin minh=8b11110010;minl=8b11011010; end 8h33: begi

54、n minh= 8b11110010;minl=8b11110010; end 8h34: begin minh=8b11110010;minl=8b01100110; end 8h35: begin minh=8b11110010;minl=8b10110110; end 8h36: begin minh=8b11110010;minl=8b00111110; end 8h37: begin minh= 8b11110010;minl=8b11100000; end 8h38: begin minh= 8b11110010;minl=8b11111110; end 8h39: begin m

55、inh=8b11110010;minl=8b11100110; end 8h40: begin minh= 8b01100110;minl=8b11111100; end 8h41: begin minh= 8b01100110;minl=8b01100000; end 8h42: begin minh=8b01100110;minl=8b11011010; end 8h43: begin minh=8b01100110;minl=8b11110010; end 8h44: begin minh=8b01100110;minl=8b01100110; end 8h45: begin minh=

56、8b01100110;minl=8b10110110; end 8h46: begin minh=8b01100110;minl=8b00111110; end 8h47: begin minh= 8b01100110;minl=8b11100000; end 8h48: begin minh= 8b01100110;minl=8b11111110; end 8h49: begin minh=8b01100110;minl=8b11100110; end 8h50: begin minh=8b10110110;minl=8b11111100; end 8h51: begin minh=8b10

57、110110;minl=8b01100000; end 8h52: begin minh= 8b10110110;minl=8b11011010; end 8h53: begin minh= 8b10110110;minl=8b11110010; end 8h54: begin minh= 8b10110110;minl=8b01100110; end 8h55: begin minh=8b10110110;minl=8b10110110; end 8h56: begin minh= 8b10110110;minl=8b00111110; end 8h57: begin minh=8b1011

58、0110;minl=8b11100000; end 8h58: begin minh= 8b10110110;minl=8b11111110; end 8h59: begin minh=8b10110110;minl=8b11100110; end endcase end always /小時顯示的譯碼 begin case(hour) 8h00: begin hourh=8b11111100;hourl=8b11111100; end 8h01: begin hourh=8b11111100;hourl=8b01100000; end 8h02: begin hourh=8b11111100

59、;hourl=8b11011010; end 8h03: begin hourh=8b11111100;hourl=8b11110010; end 8h04: begin hourh=8b11111100;hourl=8b01100110; end 8h05: begin hourh= 8b11111100;hourl=8b10110110; end 8h06: begin hourh=8b11111100;hourl=8b00111110; end 8h07: begin hourh=8b11111100;hourl=8b11100000; end 8h08: begin hourh= 8b

60、11111100;hourl=8b11111110; end 8h09: begin hourh=8b11111100;hourl=8b11100110; end 8h10: begin hourh=8b01100000;hourl=8b11111100; end 8h11: begin hourh=8b01100000;hourl=8b01100000; end 8h12: begin hourh= 8b01100000;hourl=8b11011010; end 8h13: begin hourh=8b01100000;hourl=8b11110010; end 8h14: begin h