eda第八章作業(yè)

1、 MOSFET的SPICE模型 1、 背景 CMOS技術中器件建模是多年來研究的重要領域,從開始的眾多模型的獨立發(fā)展到適用于電路模擬的模型標準的統(tǒng)一,為IC設計工程師!半導體制造工程師!CAD開發(fā)工程師!模型研發(fā)工程師之間的高效合作,降低IC制造成本等起到了非常重要的促進作用但器件尺寸縮小的深亞微米!超深亞微米時,器件的工作機理發(fā)生了很大的變化,因此建立合適的器件模型,對器件工作的分析其重要性十分明顯。2、 簡介 MOSFET模型發(fā)展至今，已有五十多個模型。下面簡單介紹幾個有代表性的模型： Level 1 MOS1模型（Shichman-Hodges模型），該模型是Berkley SPICE最

2、早的MOST模型，適用于精度要求不高的長溝道MOST。電容模型為Meyer模型，不考慮電荷貯存效應 Level 2 MOS2模型，該模型考慮了部分短溝道效應，電容模型為Meyer模型或Ward-Dutton模型。Ward-Dutton模型考慮了電荷貯存效應。 Level 3 MOS3模型，為半經(jīng)驗模型，廣泛用于數(shù)字電路設計中，適用于短溝道器件，對于溝道長度2m的器件所得模擬結果很精確。BSIM模型 Berkeley Short-Channel IGFETModel。BSIM模型是專門為短溝道MOST而開發(fā)的模型。目前已經(jīng)發(fā)展到BSIM4模型。 Level 4 BSIM1模型，適合于L1m，to

3、x15nm的MOSFET。BSIM1模型考慮了小尺寸MOST的二階效應包括： 垂直電場對載流子遷移率的影響； 速度飽和效應； DIBL（漏場感應勢壘下降）效應； 電荷共享； 離子注入器件的雜質非均勻分布； 溝道長度調制效應； 亞閾值導電； 參數(shù)隨幾何尺寸的變化基本公式是薩方程的修正 HSPICE Level 28 改進的BSIM1模型，適用于模擬電路設計，目前仍有廣泛應用。 Level 39 BSIM2模型，是在BSIM1的基礎上開發(fā)出的深亞微米模型，它適用的溝道長度可小到0.25m，柵氧化層厚度可薄至3.6nm。除了包括BSIM1的各種二級效應外，還考慮了以下效應： 漏/源區(qū)寄生電阻 熱電子

4、引起的輸出電阻的下降 反型區(qū)電容效應 BSIM3模型 由于BSIM1和BSIM2為解決精度，并考慮公式的簡單化，引入了大量的經(jīng)驗參數(shù)，使模型參數(shù)過多并有冗余，用起來比較麻煩BSIM3是基于準二維分析的物理模型，著重解決器件工作的物理機制，并考慮器件尺寸和工藝參數(shù)的影響，力求使每個模型參數(shù)與器件特性的關系可預測，并設法減少模型參數(shù)的個數(shù)。BSIM3模型的特點：它的參數(shù)是基于物理模型引入的，每個模型參數(shù)基本上都與器件某一方面的物理特性相對應。BSIM3模型目前應用最廣泛的是BSIM3v3（Level 49） BSIM4模型 2000年發(fā)表的最新的BSIM模型，該模型在BSIM3模型的基礎上做了一些

5、針對射頻（Radio Frequency）電路的改進，不僅包括直流特性，還包括噪聲模型以及外部寄生效應。3、 各類模型 1、MOS1模型 模型參數(shù)：KP 跨導Xjl橫向擴散系數(shù)L0 掩膜版上的幾何溝道長度L0 Xjl=Leff為有效溝道長度W溝道寬度 溝道長度調制系數(shù)VT0 零偏閾電壓（VBS=0） 襯偏調制系數(shù)2P 表面反型電勢兩個襯底結中的電流用類似pn結的公式模擬：增加參數(shù)：IS襯底結飽和電流 這些參數(shù)中，KP 、VT0 、 、 2P 、IS 是電學類參數(shù)，在SPICE2中，可以直接確定它們的值，也可以通過幾何、物理和工藝參數(shù)計算而得。 幾何、物理和工藝參數(shù)包括：tP 一標志，對N溝為+

6、1，對P溝為1TPG 標志柵材料的類型，金屬柵 TPG = 0；對多晶硅柵，摻雜與襯底相同時，TPG = 1 ；相反時，TPG = +1ni本征載流子濃度OX氧化層介電常數(shù)NSUB襯底摻雜濃度NSS表面態(tài)密度tOX氧化層厚度0 表面遷移率JS襯底結飽和電流密度AD和 AS源擴散區(qū)和漏擴散區(qū)面積 進行電路模擬時，可以直接輸入電學類參數(shù)，也可以輸入幾何、物理和工藝參數(shù)，通過公式計算得到電學類參數(shù)。如果都輸入，那么直接用電學類參數(shù)來模擬。電學類參數(shù)的計算公式：2、特殊器件模型：非規(guī)則柵結構PD CMOS/SOI器件SPICE模型 CMOS/SOI器件中場氧的存在使標準條柵結構器件對總劑量輻射非常敏感

7、。為了提高CMOS/SOI集成電路的抗輻射能力,在版圖中常采用一些非標準的特殊柵結構晶體管,這些特殊柵結構,如環(huán)柵、H型柵、F型柵等,可以防止總劑量輻射產(chǎn)生的場邊緣泄漏電流,具有很好的抗輻射能力。對于這些特殊柵結構器件,由于源漏的不對稱,如果采用SPICE程序來進行模擬,輸出電阻會隨著選擇源漏端的不同而不同。器件中體接觸設計的位置不同,體接觸電阻的分布也會不同。而常規(guī)工藝線所提供的模型參數(shù),以及在SPICE模擬中所輸入的參數(shù),都是針對條柵器件的,只適合模擬條柵器件的特性。在模擬非標準的柵結構時,需要對寬長比、溝道調制效應以及體接觸電阻等參數(shù)作出調整,將其精確地等效成一個條柵器件,才可以準確模擬

8、電路特性。具體參數(shù)調整：A. 輸出電阻調整 Giraldo5將整個環(huán)柵器件按照其電場分布(如圖2(a)所示)分割成多個不規(guī)則的小晶體管(如圖2(b)所示)。 分析各小晶體管的特性,然后將各小晶體管并聯(lián)起來,就能反映整個環(huán)柵晶體管的特性。對于柵拐角處電力線密的地方,要進行細小的劃分,以達到更高的精度。對于不同的環(huán)柵結構,根據(jù)柵結構中電場的分布,其分解成小晶體管的形式也不同,對于其他的不規(guī)則柵結構,如H柵、F柵結構晶體管的分解,方法與截角正方形環(huán)柵結構類似,對電力線分布不均勻的地方進行劃分。不規(guī)則器件中柵結構的影響是器件工作在飽和區(qū)時會產(chǎn)生非對稱行為,主要表現(xiàn)為當器件漏極位于柵某一側時,所產(chǎn)生的輸

9、出電阻與漏極位于柵的另一側時產(chǎn)生的輸出電阻不同,并且無論漏極處于哪一側,所產(chǎn)生的輸出電阻都與等效的條柵器件產(chǎn)生的輸出電阻不同。這種情形主要是由于溝道調制效應造成的1,溝道調制效應產(chǎn)生的空間電荷守恒,所以,溝道調制長度$L滿足$LW的值不變。當器件從不規(guī)則的柵結構轉換到規(guī)則的條柵結構時,如果轉換的溝道寬度W變窄,則會增大溝道調制長度$L,反之亦然2,如圖3所示。溝道調制長度$L對輸出電阻的影響可以表示為:式中,$Lr和$La分別為條柵和不規(guī)則柵的溝道調制長度,L為條柵器件溝道長度,即不規(guī)則柵的等效溝道長度。將(3)式代入(2)式,并考慮到$LxW恒定,可以得到:式中,Wa為不規(guī)則柵器件的漏極所在

10、側面的柵寬度,漏極在不規(guī)則柵的不同側面時,Wa不同,因而得到的ROa也不同。Wr為其等效條柵器件寬度,再根據(jù)(2)式,可以得到: 這樣,不規(guī)則柵的輸出電阻ROa就可以方便地通過其等效條柵器件的溝道調制長度$Lr和輸出電阻Ror計算出,條柵器件的這兩個參數(shù)在SPICE模擬中很容易精確得到。采用上述方法,對每個分割的不規(guī)則小晶體管的輸出電阻ROa進行計算,然后并聯(lián)起來,就可以得到環(huán)柵晶體管的精確輸出電阻。在BSIM SOI模型中,溝道調制效應的參數(shù)為PCLM。為了讓SPICE直接模擬出環(huán)柵晶體管的輸出電阻,可以對PCLM的值進行調整。環(huán)柵的溝道調制效應與條柵不同,可以直接通過修改模型中的PCLM值

11、來改正。PCLM值的修改過程與前述參數(shù)提取過程類似,首先設定PCLM的初值,將模擬出的結果與通過上面的方法計算的結果相比較,不斷擬合PCLM的值,當兩個結果誤差在可接受的范圍內時,就得到此環(huán)柵結構器件調整后的PCLM參數(shù)值。該值可以直接用在SPICE模擬程序中計算環(huán)柵器件的輸出電阻。B. 器件電容調整 不規(guī)則環(huán)柵器件與條柵器件的另外一個區(qū)別是不規(guī)則柵結構會對器件特性的小信號電容造成影響。在建立不規(guī)則柵器件的模型時,為了讓SPICE程序準確地模擬不規(guī)則柵器件的特性,需要對其等效的條柵器件的一些電容參數(shù)進行調整。器件的柵電容與柵所覆蓋的溝道面積Agate成正比。在條柵器件中,Agate滿足: Ag

12、ate=Wactive x Lactive (6)其中, Wactive=W-2DWC Lactive=L-2DLC (7)這里,W和L為條柵器件的寬度和長度,DLC和DWC分別為BSIM SOI模型中溝道寬度和長度的電容偏移量參數(shù)。改變這些參數(shù),只會對SPICE模擬中的器件C-V特性造成影響。一般來講,轉換后的條柵器件的柵面積與轉換前不規(guī)則柵的柵面積不一樣,SPICE程序模擬出的條柵電容并不等于原不規(guī)則柵器件的電容,為了得到不規(guī)則柵器件正確的Acgate的值,選擇正確的Wcactive和Lcactive,使這兩個參數(shù)積為不規(guī)則柵的Acgate,然后再計算DWCc和DLCc的值2: DWCc=

13、(W-Wcactive)/2 DLCc=(L-Lcactive)/2 (8)將BSIM SOI模型中DLC和DWC的值更改為新的DWCc和DLCc的值,就可以直接在SPICE模擬程序中計算不規(guī)則柵器件的柵電容。在MOS器件中,柵極到源極覆蓋電容CGS與源極和柵接觸的邊界寬度WS成正比,柵極到漏極的覆蓋電容CGD與漏極和柵接觸的邊界寬度WD成正比。在SPICE模型中,CGSO和CGDO分別代表柵極到源極和柵極到漏極的覆蓋電容參數(shù)因子。這里,可以計算不規(guī)則柵器件的CGSOc和CGDOc2: CGSOc=CGSO#WS/Wactive CGDOc=CGDO#WD/Wactive (9)不規(guī)則柵MOS器件中柵極到場氧化層的覆蓋電容也與條柵器件不一樣。在條柵器件中,在柵的兩端都有覆蓋場氧化層,而在不規(guī)則柵器