基本邏輯門(mén)電路

1、第一節(jié)基本邏輯門(mén)電路1.1門(mén)電路的概念：實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門(mén)電路。實(shí)現(xiàn)與運(yùn)算的叫與門(mén)，實(shí)現(xiàn)或運(yùn)算的叫或門(mén)，實(shí)現(xiàn)非運(yùn)算的叫非門(mén)，也叫做反相器，等等（用邏輯1 表示高電平；用邏輯0 表示低電平）11.2與門(mén)：邏輯表達(dá)式F A B即只有當(dāng)輸入端A 和 B 均為1 時(shí) , 輸出端Y 才為1, 不然Y 為 0. 與門(mén)的常用芯片型號(hào)有 :74LS08,74LS09 等 .11.3或門(mén)：邏輯表達(dá)式F A+ B即當(dāng)輸入端 A 和 B 有一個(gè)為 1 時(shí), 輸出端 Y 即為 1, 所以輸入端 A 和 B 均為 0 時(shí) ,Y 才會(huì)為 O.或門(mén)的常用芯片型號(hào)有 :74LS32 等.11.4 非門(mén)

2、邏輯表達(dá)式F=A即輸出端總是與輸入端相反. 非門(mén)的常用芯片型號(hào)有:74LS04,74LS05,74LS06,74LS14等 .11.5 與非門(mén)邏輯表達(dá)式F=AB即只有當(dāng)所有輸入端A 和 B 均為 1 時(shí) ,輸出端Y 才為 0, 不然 Y 為 1.與非門(mén)的常用芯片型號(hào)有 :74LS00,74LS03,74S31,74LS132等 .11.6 或非門(mén)：邏輯表達(dá)式F=A+B即只要輸入端 A 和 B 中有一個(gè)為 1 時(shí), 輸出端 Y 即為 0.所以輸入端 A 和 B 均為 0 時(shí) ,Y 才會(huì)為1.或非門(mén)常見(jiàn)的芯片型號(hào)有 :74LS02 等 .11.7 同或門(mén) :邏輯表達(dá)式F=A B+A BA=1 FB

3、11.8. 異或門(mén)：邏輯表達(dá)式F=A B+A BA=1FB11.9.與或非門(mén) ：邏輯表邏輯表達(dá)式 F=AB+CDA 1BCFD11.10.RS觸發(fā)器：電路結(jié)構(gòu)把兩個(gè)與非門(mén) G1、G2的輸入、輸出端交叉連接，即可構(gòu)成基本 RS觸發(fā)器，其邏輯電路如圖 7.2.1.(a) 所示。它有兩個(gè)輸入端 R、S 和兩個(gè)輸出端 Q、Q。工作原理:基本 RS觸發(fā)器的邏輯方程為：根據(jù)上述兩個(gè)式子得到它的四種輸入與輸出的關(guān)系:1. 當(dāng) R=1、S=0 時(shí)，則 Q=0,Q=1, 觸發(fā)器置1。2.當(dāng) R=0、 S=1 時(shí)，則Q=1,Q=0, 觸發(fā)器置0。如上所述，當(dāng)觸發(fā)器的兩個(gè)輸入端加入不同邏輯電平時(shí)，它的兩個(gè)輸出端Q和

4、 Q有兩種互補(bǔ)的穩(wěn)定狀態(tài)。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱(chēng)觸發(fā)器處于某種狀態(tài)，實(shí)際是指它的Q端的狀態(tài)。 Q=1、 Q=0時(shí)，稱(chēng)觸發(fā)器處于1 態(tài)，反之觸發(fā)器處于0 態(tài)。 S=0,R=1 使觸發(fā)器置 1，或稱(chēng)置位。因置位的決定條件是S=0, 故稱(chēng) S 端為置 1 端。 R=0,S=1 時(shí)，使觸發(fā)器置0，或稱(chēng)復(fù)位。同理，稱(chēng)R 端為置 0 端或復(fù)位端。若觸發(fā)器原來(lái)為1 態(tài)，欲使之變?yōu)? 態(tài)，必須令R端的電平由 1 變 0，S 端的電平由 0 變 1。這里所加的輸入信號(hào)（低電平）稱(chēng)為觸發(fā)信號(hào)，由它們導(dǎo)致的轉(zhuǎn)換過(guò)程稱(chēng)為翻轉(zhuǎn)。 由于這里的觸發(fā)信號(hào)是電平 , 因此這種觸發(fā)器稱(chēng)為電平控制觸發(fā)器。

5、從功能方面看，它只能在S 和 R 的作用下置0 和置 1，所以又稱(chēng)為置0 置 1 觸發(fā)器，或稱(chēng)為置位復(fù)位觸發(fā)器。其邏輯符號(hào)如圖7.2.1(b)所示。由于置0 或置 1 都是觸發(fā)信號(hào)低電平有效，因此，S端和 R 端都畫(huà)有小圓圈。3. 當(dāng) R=S=1時(shí)，觸發(fā)器狀態(tài)保持不變。觸發(fā)器保持狀態(tài)時(shí)，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉(zhuǎn)時(shí)，要求在某一輸入端加一負(fù)脈沖，例如在 S 端加負(fù)脈沖使觸發(fā)器置 1，該脈沖信號(hào)回到高電平后，觸發(fā)器仍維持 1 狀態(tài)不變，相當(dāng)于把 S 端某一時(shí)刻的電平信號(hào)存儲(chǔ)起來(lái)，這體現(xiàn)了觸發(fā)器具有記憶功能。4. 當(dāng) R=S=0時(shí)，觸發(fā)器狀態(tài)不確定在此條件下，兩個(gè)與非門(mén)的輸出端Q和

6、 Q全為 1，在兩個(gè)輸入信號(hào)都同時(shí)撤去（回到1）后，由于兩個(gè)與非門(mén)的延遲時(shí)間無(wú)法確定，觸發(fā)器的狀態(tài)不能確定是1 還是 0, 因此稱(chēng)這種情況為不定狀態(tài)，這種情況應(yīng)當(dāng)避免。從另外一個(gè)角度來(lái)說(shuō)，正因?yàn)镽 端和 S 端完成置 0、置 1 都是低電平有效，所以二者不能同時(shí)為0。此外 , 還可以用或非門(mén)的輸入、輸出端交叉連接構(gòu)成置0、置 1 觸發(fā)器 , 其邏輯圖和邏輯符號(hào)分別如圖 7.2.2 （ a）和 7.2.2 （ b）所示。這種觸發(fā)器的觸發(fā)信號(hào)是高電平有效，因此在邏輯符號(hào)的 S 端和 R 端沒(méi)有小圓圈。2. 特征方程基本 RS觸發(fā)器的特性：1. 基本 RS觸發(fā)器具有置位、復(fù)位和保持（記憶）的功能；2

7、. 基本 RS觸發(fā)器的觸發(fā)信號(hào)是低電平有效，屬于電平觸發(fā)方式；3. 基本 RS觸發(fā)器存在約束條件（R+S=1），由于兩個(gè)與非門(mén)的延遲時(shí)間無(wú)法確定；當(dāng)R=S=0時(shí)，將導(dǎo)致下一狀態(tài)的不確定。4. 當(dāng)輸入信號(hào)發(fā)生變化時(shí)，輸出即刻就會(huì)發(fā)生相應(yīng)的變化，即抗干擾性能較差。第二節(jié)TTL邏輯門(mén)電路以雙極型半導(dǎo)體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱(chēng)為雙極型邏輯集成電路，簡(jiǎn)稱(chēng)TTL邏輯門(mén)電路。稱(chēng) Transistor-Transistor Logic, 即 BJT-BJT 邏輯門(mén)電路，是數(shù)字電子技術(shù)中常用的一種邏輯門(mén)電路，應(yīng)用較早，技術(shù)已比較成熟。 TTL 主要有 BJT（BipolarJ

8、unction Transistor即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。最早的TTL 門(mén)電路是 74系列，后來(lái)出現(xiàn)了 74H系列， 74L 系列， 74LS,74AS,74ALS等系列。但是由于 TTL 功耗大等缺點(diǎn)，正逐漸被CMOS 電路取代。12 1 CMOS 邏輯門(mén)電路CMOS 邏輯門(mén)電路是在TTL 電路問(wèn)世之后，所開(kāi)發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢(shì)來(lái)看，由于制造工藝的改進(jìn)，CMOS 電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。CMOS 電路的工作速度可與 TTL 相比較， 而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL 。此外，幾乎所有的超大規(guī)模存

9、儲(chǔ)器件，以及 PLD 器件都采用 CMOS 藝制造，且費(fèi)用較低。早期生產(chǎn)的 CMOS 門(mén)電路為4000 系列 ，隨后發(fā)展為 4000B系列。當(dāng)前與 TTL兼容的 CMO 器件如 74HCT系列等可與 TTL 器件交換使用。下面首先討論CMOS 反相器，然后介紹其他CMO 邏輯門(mén)電路。MOS 管結(jié)構(gòu)圖MOS 管主要參數(shù)：1.開(kāi)啟電壓V T開(kāi)啟電壓 （又稱(chēng)閾值電壓） ：使得源極 S 和漏極 D 之間開(kāi)始形成導(dǎo)電溝道所需的柵極電壓；標(biāo)準(zhǔn)的 N 溝道 MOS 管， V T 約為 3 6V ；通過(guò)工藝上的改進(jìn)，可以使 MOS 管的 VT 值降到 2 3V 。2. 直流輸入電阻 RGS 即在柵源極之間加的

10、電壓與柵極電流之比這一特性有時(shí)以流過(guò)柵極的柵流表示MOS 管的 R GS 可以很容易地超過(guò) 1010 。3.漏源擊穿電壓BV DS在 VGS =0（增強(qiáng)型）的條件下，在增加漏源電壓過(guò)程中使ID 開(kāi)始劇增時(shí)的 VDS 稱(chēng)為漏源擊穿電壓BV DSID 劇增的原因有下列兩個(gè)方面：（ 1）漏極附近耗盡層的雪崩擊穿（ 2）漏源極間的穿通擊穿有些 MOS 管中，其溝道長(zhǎng)度較短，不斷增加VDS 會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長(zhǎng)度為零，即產(chǎn)生漏源間的穿通，穿通后，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場(chǎng)的吸引，到達(dá)漏區(qū)，產(chǎn)生大的I D4. 柵源擊穿電壓 BV GS在增加?xùn)旁措妷哼^(guò)程中，使柵極電流 I G

11、 由零開(kāi)始劇增時(shí)的 V GS ，稱(chēng)為柵源擊穿電壓 BV GS 。5. 低頻跨導(dǎo)gm在 VDS 為某一固定數(shù)值的條件下柵源電壓微變量之比稱(chēng)為跨導(dǎo)，漏極電流的微變量和引起這個(gè)變化的gm 反映了柵源電壓對(duì)漏極電流的控制能力是表征 MOS 管放大能力的一個(gè)重要參數(shù)一般在十分之幾至幾mA/V 的范圍內(nèi)6. 導(dǎo)通電阻 RON導(dǎo)通電阻R ON 說(shuō)明了 VDS 對(duì) ID 的影響，是漏極特性某一點(diǎn)切線的斜率的倒數(shù)在飽和區(qū)， ID 幾乎不隨 VDS 改變， R ON 的數(shù)值很大百千歐之間由于在數(shù)字電路中，MOS 管導(dǎo)通時(shí)經(jīng)常工作在時(shí)的導(dǎo)通電阻RON 可用原點(diǎn)的RON 來(lái)近似對(duì)一般的MOS 管而言， RON 的數(shù)值

12、在幾百歐以?xún)?nèi)，一般在幾十千歐到幾V DS =0 的狀態(tài)下， 所以這7. 極間電容三個(gè)電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD 和漏源電容 CDSC GS 和 C GD 約為 1 3pFC DS 約在 0.1 1pF 之間8. 低頻噪聲系數(shù)NF噪聲是由管子內(nèi)部載流子運(yùn)動(dòng)的不規(guī)則性所引起的由于它的存在，就使一個(gè)放大器即便在沒(méi)有信號(hào)輸人時(shí)，在輸出端也出現(xiàn)不規(guī)則的電壓或電流變化噪聲性能的大小通常用噪聲系數(shù)NF 來(lái)表示，它的單位為分貝（dB ）這個(gè)數(shù)值越小，代表管子所產(chǎn)生的噪聲越小低頻噪聲系數(shù)是在低頻范圍內(nèi)測(cè)出的噪聲系數(shù)場(chǎng)效應(yīng)管的噪聲系數(shù)約為幾個(gè)分貝，它比雙極性三極管的要小第三節(jié)單元電

13、路13 1CMOS 反相器由本書(shū)模擬部分已知，MOSFET有 P 溝道和 N 溝道兩種，每種中又有耗盡型和增強(qiáng)型兩類(lèi)。 由 N 溝道和 P 溝道兩種 MOSFET 組成的電路稱(chēng)為互補(bǔ)MOS或 CMOS 電路。下圖表示 CMOSN 溝道結(jié)構(gòu)，另一個(gè)為反相器電路，由兩只增強(qiáng)型MOSFET組成，其中一個(gè)為P 溝道結(jié)構(gòu)。為了電路能正常工作，要求電源電壓VDD大于兩個(gè)管子的開(kāi)啟電壓的絕對(duì)值之和，即V DD (V TN |V TP |) 。1.工作原理首先考慮兩種極限情況：當(dāng)vI 處于邏輯0 時(shí) ，相應(yīng)的電壓近似為0V ；而當(dāng) vI處于邏輯 1 時(shí)，相應(yīng)的電壓近似為 VDD。假設(shè)在兩種情況下N 溝道管 T

14、N為工作管 P 溝道管 T P 為負(fù)載管。但是，由于電路是互補(bǔ)對(duì)稱(chēng)的，這種假設(shè)可以是任意的，相反的情況亦將導(dǎo)致相同的結(jié)果。下圖分析了當(dāng) vI=VDDDDSGSN VDD）時(shí)的工作情況。 在 TN 的輸出特性 i v （ v( 注意 vDSN =v O)上 ，疊加一條負(fù)載線，它是負(fù)載管TP 在 vSGP =0V 時(shí)的輸出特性 iD vSD 。由于 vSGP VT（ VTN =|V TP |=V T），負(fù)載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點(diǎn)即工作點(diǎn)。顯然，這時(shí)的輸出電壓vOL 0V（典型值 10mV ，而通過(guò)兩管的電流接近于零。這就是說(shuō)，電路的功耗很小（微瓦量級(jí)）下圖分析了另一種極限

15、情況，此時(shí)對(duì)應(yīng)于vI 0V 。此時(shí)工作管T N 在 vGSN 0 的情況下運(yùn)用，其輸出特性i D vDS 幾乎與橫軸重合，負(fù)載曲線是負(fù)載管TP在 vsGP VDD時(shí)的輸出特性i vDS。由圖可知，工作點(diǎn)決定了 V VOHV ；DODD通過(guò)兩器件的電流接近零值。可見(jiàn)上述兩種極限情況下的功耗都很低。由此可知，基本 CMOS 反相器近似于一理想的邏輯單元，其輸出電壓接近于零或 +VDD ，而功耗幾乎為零。2.傳輸特性下圖為 CMOS 反相器的傳輸特性圖。圖中V DD=10VTN=|VTPT， V|=V =2V 。由于 VDD （ V TN |V TP |），因此，當(dāng) VDD -|V TP |vIV

16、TN時(shí) ,T N 和 TP 兩管同時(shí)導(dǎo)通。考慮到電路是互補(bǔ)對(duì)稱(chēng)的，一器件可將另一器件視為它的漏極負(fù)載。還應(yīng)注意到，器件在放大區(qū)（飽和區(qū)）呈現(xiàn)恒流特性，兩器件之一可當(dāng)作高阻值的負(fù)載。因此，在過(guò)渡區(qū)域，傳輸特性變化比較急劇。兩管在 VI=V DD /2 處轉(zhuǎn)換狀態(tài)。3.工作速度CMOS 反相器在電容負(fù)載情況下，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的，這是因?yàn)殡娐肪哂谢パa(bǔ)對(duì)稱(chēng)的性質(zhì)。下圖表示當(dāng)vI=0V 時(shí) ， T N 截止， T P 導(dǎo)通，由 VDD 通過(guò) TP 向負(fù)載電容CL 充電的情況。由于CMOS 反相器中，兩管的gm值均設(shè)計(jì)得較大，其導(dǎo)通電阻較小，充電回路的時(shí)間常數(shù)較小。類(lèi)似地，亦可分析電容C L

17、 的放電過(guò)程。 CMOS 反相器的平均傳輸延遲時(shí)間約為10ns 。13.2CMOS邏輯門(mén)電路1.與非門(mén)電路下圖是 2 輸入端 CMOS 與非門(mén)電路，其中包括兩個(gè)串聯(lián)的N 溝道增強(qiáng)型MOS 管和兩個(gè)并聯(lián)的P 溝道增強(qiáng)型MOS 管。每個(gè)輸入端連到一個(gè)N 溝道和一個(gè) P 溝道 MOS 管的柵極。 當(dāng)輸入端A、B 中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS 管截止，與它相連的PMOS 管導(dǎo)通，輸出為高電平；僅當(dāng)A 、B 全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的NMOS 管都導(dǎo)通，使兩個(gè)并聯(lián)的PMOS管都截止，輸出為低電平。因此，這種電路具有與非的邏輯功能，即n 個(gè)輸入端的與非門(mén)必須有n 個(gè) NMOS 管串

18、聯(lián)和 n 個(gè) PMOS 管并聯(lián)。2.或非門(mén)電路下圖是 2 輸入端 CMOS 或非門(mén)電路。其中包括兩個(gè)并聯(lián)的N 溝道增強(qiáng)型MOS 管和兩個(gè)串聯(lián)的P 溝道增強(qiáng)型MOS 管。當(dāng)輸入端 A、 B 中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS 管導(dǎo)通，與它相連的 PMOS 管截止，輸出為低電平；僅當(dāng) A、 B 全為低電平時(shí)，兩個(gè)并聯(lián) NMOS 管都截止，兩個(gè)串聯(lián)的 PMOS 管都導(dǎo)通，輸出為高電平。因此，這種電路具有或非的邏輯功能，其邏輯表達(dá)式為顯然， n 個(gè)輸入端的或非門(mén)必須有n 個(gè) NMOS 管并聯(lián)和 n 個(gè) PMOS 管并聯(lián)。比較 CMOS 與非門(mén)和或非門(mén)可知，與非門(mén)的工作管是彼此串聯(lián)的，其輸

19、出電壓隨管子個(gè)數(shù)的增加而增加；或非門(mén)則相反，工作管彼此并聯(lián)，對(duì)輸出電壓不致有明顯的影響。因而或非門(mén)用得較多。13 3.異或門(mén)電路上圖為 CMOS 異或門(mén)電路。它由一級(jí)或非門(mén)和一級(jí)與或非門(mén)組成?；蚍情T(mén)的輸出。而與或非門(mén)的輸出L 即為輸入A 、B 的異或如在異或門(mén)的后面增加一級(jí)反相器就構(gòu)成異或非門(mén)，由于具有的功能，因而稱(chēng)為同或門(mén)。異成門(mén)和同或門(mén)的邏輯符號(hào)如下圖所示。13 4BiCMOS 門(mén)電路雙極型 CMOS 或 BiCMOS的特點(diǎn)在于，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優(yōu)勢(shì)，因而這種邏輯門(mén)電路受到用戶的重視1.BiCMOS反相器上圖表示基本的BiCMOS反相器電路，為了清楚起

20、見(jiàn)，MOSFET用符號(hào)M 表示用 T 表示。 T 1 和 T 2 構(gòu)成推拉式輸出級(jí)。而 M p、MN、M1、M2 所組成的輸入級(jí)與基 BJT本的 CMOS 反相器很相似。 輸入信號(hào) vI 同時(shí)作用于 MP 和 MN 的柵極。 當(dāng) vI 為高電壓時(shí) MN 導(dǎo)通而 MP 截止；而當(dāng) vI 為低電壓時(shí) ,情況則相反， Mp 導(dǎo)通， MN 截止。當(dāng)輸出端接有同類(lèi) BiCMOS 門(mén)電路時(shí)，輸出級(jí)能提供足夠大的電流為電容性負(fù)載充電。同理，已充電的電容負(fù)載也能迅速地通過(guò)T2 放電。上述電路中 T1 和 T 2 的基區(qū)存儲(chǔ)電荷亦可通過(guò)M1 和 M2 釋放，以加快電路的開(kāi)關(guān)速度。當(dāng)vI 為高電壓時(shí) M1導(dǎo)通，

21、T1基區(qū)的存儲(chǔ)電荷迅速消散。這種作用與TTL 門(mén)電路的輸入級(jí)中T 1 類(lèi)似。同理，當(dāng) vI 為低電壓時(shí)，電源電壓VDD 通過(guò) MP 以激勵(lì) M2 使 M2 導(dǎo)通，顯然 T2 基區(qū)的存儲(chǔ)電荷通過(guò)M2 而消散。可見(jiàn)，門(mén)電路的開(kāi)關(guān)速度可得到改善。2.BiCMOS門(mén)電路根據(jù)前述的 CMOS 門(mén)電路的結(jié)構(gòu)和工作原理， 同樣可以用門(mén)和與非門(mén)。如果要實(shí)現(xiàn)或非邏輯關(guān)系，輸入信號(hào)用來(lái)驅(qū)動(dòng)并聯(lián)的BiCMOS技術(shù)實(shí)現(xiàn)或非N 溝道 MOSFET ，而 P 溝道 MOSFET則彼此串聯(lián)。正如下圖所示的2 輸入端或非門(mén)。當(dāng) A 和 B 均為低電平時(shí)，則兩個(gè)MOSFET M PA 和 MPB 均導(dǎo)通， T1 導(dǎo)通而 MNA

22、 和MNB 均截止，輸出L 為高電平。與此同時(shí)，M1 通過(guò) M PA 和 MpB 被 V DD 所激勵(lì)，從而為T(mén) 2 的基區(qū)存儲(chǔ)電荷提供一條釋放通路。另一方面，當(dāng)兩輸入端A 和 B 中之一為高電平時(shí)，則 MpA 和 MpB 的通路被斷開(kāi)，并且 MNA 或 MNB 導(dǎo)通，將使輸出端為低電平。同時(shí)，M1A 或 M1B 為 T 1 的基極存儲(chǔ)電荷提供一條釋放道路。因此，只要有一個(gè)輸入端接高電平，輸出即為低電平。13 5、 CMOS 傳輸門(mén)MOSFET 的輸出特性在原點(diǎn)附近呈線性對(duì)稱(chēng)關(guān)系，因而它們常用作模擬開(kāi)關(guān)。模擬開(kāi)關(guān)廣泛地用于取樣 保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。下面著重介紹 CMOS

23、傳輸門(mén)。所謂傳輸門(mén)（ TG ）就是一種傳輸模擬信號(hào)的模擬開(kāi)關(guān)。CMOS 傳輸門(mén)由一個(gè)P 溝道和一個(gè)N 溝道增強(qiáng)型MOSFET并聯(lián)而成， 如上圖所示。 TP 和 TN 是結(jié)構(gòu)對(duì)稱(chēng)的器件，它們的漏極和源極是可互換的。設(shè)它們的開(kāi)啟電壓|V T|=2V 且輸入模擬信號(hào)的變化范圍為 -5V 到+5V 。為使襯底與漏源極之間的PN 結(jié)任何時(shí)刻都不致正偏，故 TP 的襯底接+5V 電壓，而 TN 的襯底接 -5V 電壓 。兩管的柵極由互補(bǔ)的信號(hào)電壓（+5V 和 -5V ）來(lái)控制，分別用和表示。傳輸門(mén)的工作情況如下： 當(dāng) C 端接低電壓 -5V時(shí) TN 的柵壓即為 -5V ，vI 取 -5V到+5V范圍內(nèi)的任

24、意值時(shí)，TN 均不導(dǎo)通。同時(shí) ,T P 的柵壓為 +5V， T P 亦不導(dǎo)通?？梢?jiàn)，當(dāng)C 端接低電壓時(shí)，開(kāi)關(guān)是斷開(kāi)的。為使開(kāi)關(guān)接通，可將C 端接高電壓+5V 。此時(shí) TN 的柵壓為 +5V，vI 在-5V到 +3V的范圍內(nèi)， T NPI在 -3V 到 +5V 的范圍內(nèi)P將導(dǎo)通。導(dǎo)通。同時(shí) T 的棚壓為 -5V ， vT由上分析可知，當(dāng)vI-3V 時(shí)，僅有 T N 導(dǎo)通，而當(dāng) vI +3V 時(shí)，僅有TP 導(dǎo)通當(dāng) vI在 -3V 到+3V 的范圍內(nèi)， TN 和 TP 兩管均導(dǎo)通。進(jìn)一步分析還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說(shuō)，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻

25、就增加。由于兩管系并聯(lián)運(yùn)行，可近似地認(rèn)為開(kāi)關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS 傳輸出門(mén)的優(yōu)點(diǎn)。在正常工作時(shí)， 模擬開(kāi)關(guān)的導(dǎo)通電阻值約為數(shù)百歐， 當(dāng)它與輸入阻抗為兆歐級(jí)的運(yùn)放串接時(shí)，可以忽略不計(jì)。CMOS 傳輸門(mén)除了作為傳輸模擬信號(hào)的開(kāi)關(guān)之外，也可作為各種邏輯電路的基本單元電路。13 6整流電路u22 2U2tO34DD1iD12U 24i ORu1u2OLtD3DuOiD22U 2R2LRLOtiO2U 2i Ou1u2RLOtuOuORL2U 2OtuD1tO2U 2橋式整流電路13 7 濾波電路(a) C型濾波電路(b)倒 L 型濾波電路(c)型濾波電路圖 1（ 3）幾種常見(jiàn)的橋式整流濾波電路：A電容濾波電路：?+?+uOu 2CRL-?B