PCB多層板設計經驗(相當精髓)（全面）

1、 本文由灌死你娃貢獻 pdf文檔可能在WAP端瀏覽體驗不佳。建議您優(yōu)先選擇TXT,或下載源文件到本機查看。 原來用 protel 99se 完成了 2層、4層板子的布板。都比較數(shù)量了。 下半年想利用一點存錢,學習 BGA 的布線。從來沒弄過,身邊也沒人弄過。 初步看了一下網上說用 ORCAD 原理圖 與 POWER PCB PCB 圖 來布多層板,原文如 下: 我個人工作經驗中是使用第三方軟件 PCBNavigator 來保持 ORCAD 原理圖與 POWER PC B PCB 圖的一致。 關于 PCBNavigator 這個軟件網上有很多資料,感興趣的可以去找下。有疑問的地方也可以 在此提出

2、。 不知道論壇里面誰有興趣,和我水平差不多,又想向軟硬件一起發(fā)展的同志,給點意見, 大 家一起成長 1.像 S3C2410 的這種 BGA 是否需要學習 ORCAD 原理圖+POWER PCB PCB 來完成。 還在以自己水平在 protel 99se 上繼續(xù)畫？ 我知道 protel 能畫6層, 但是對以后的個人發(fā)展, 比如以后跳槽找個話 TI 達芬奇處理器的工 作的話,是否現(xiàn)在就需要學習先進的軟件了？ 還想問一下, BGA 這種封裝, 研發(fā)階段, 硬件開發(fā)人員是自己焊接, 還是讓工廠加工？ 我希望以后自己 bga 也能焊接,但是不知道需要用那些工具？用什么方法。我希望找到 一套平時自己 D

3、IY 也能自己焊接 BGA 的材料和方法。 還有我自己動手能力還是很有信心的。 我們硬件組,我焊的、修的基本功都還算扎實。 (PS:我基本時間都在打雜,哈哈,感謝打 雜！別人都不愿意焊接,都是我來弄的) 本貼被 rei1984 編輯過,最后修改時間: 2020-07-24,13:45:48. BGA 焊接還是找廠家吧！ 自己很難焊接,除非用專用 BGA 設備。Protel99一樣可以布6層板的,不過我現(xiàn)在已經開始 轉到 Cadence 了。 我們公司畫的6層板是外包的,對方是用 Allegro 的,據(jù)我所知,Allegro 畫高速線路 是比 POWER PCB 和 PROTELL 都要好。 B

4、GA 焊接最簡單是用臺熱風槍就可以了,但手法要求比較高；條件好一點就買臺小型回流 焊,一千多一臺吧,芯片放好在 PCB 上,放到回流焊里,等幾分鐘,就搞定。 BGA 焊接是比較容易解決的問題,難的是沒焊好,或芯片壞掉,要重焊；重焊的話要重新 植錫球(新的芯片上是已經植好錫球的) ,這個就比較麻煩；通常是用刮錫漿或錫珠的方法, 我兩種都試過,覺得刮錫漿比較好。 ls 高手,學習了！ ！ BGA 焊接是比較容易解決的問題,難的是沒焊好,或芯片壞掉,要重焊；重焊的話要重新 植錫球(新的芯片上是已經植好錫球的) ,這個就比較麻煩；通常是用刮錫漿或錫珠的方法, 我兩種都試過,覺得刮錫漿比較好。 我一直搞

5、 qfp 2XX 的 arm9 92020生產過程,回流焊基本 MCU 都不會壞,要壞也就是管 腳虛焊。 1.請問 bga 的回流曲線溫度一般要比 qfp 的高,而且時間長嗎？所以導致 MCU 損壞？ 2.刮錫漿或錫珠 淘寶上看到有錫珠賣用來重新植球的,還有一個植球的小鋼網,是不是這 種方法算是植錫珠？刮錫漿的方法好像沒見過,具體怎么搞的？ taobao 一下有收獲！以后淘寶可以取代百度了,呵呵！ ！ ！ 刮錫漿 應該是這樣搞的吧？ (原文件名:9999.JPG) S3C2410是可以4層 LAYOUT 的 2410內部有 NC 腳 但費事一些 不像2440內部全都是腳 不過 MINI2440

6、的核心板也是用4層 LAY 的 最難畫的其實是2層的 QFP216&邦定 4層的 BGA 6層的 HDI 本貼被 lin3354 編輯過,最后修改時間:2020-07-24,17:30:02. B 2020SP2 很好用 工作一年多了 完成過 S3C2410 S3C2440 S3C6410的 PCB PCB 推薦 POWER PC 特別是 S3C6410的 PCB 6層 HDI BGA 內部3MIL 線寬 3MIL 間距 盲埋孔 將近80根蛇形 線 一個變態(tài) 太合適。 這個最好參加 PCB + EMC 培訓,EDA 軟件用 Allegro 比較好,protel 不 快快樂樂跟我學高速 PCB

7、設計 2020/04/28 “12層電路板怎么畫??？” “2.5GHz 的高速電路怎么布線才能穩(wěn)定工作？” “BGA 芯片下面怎么布線？孔怎么打？線寬如何確定？” “我想做 i-ram2,但是以前只畫過 SDRAM,不知道 DDRII 電路怎么布,咋辦？” “如何畫手機主板？PC 機主板？PCI 采集卡？通信背板？ARM9核心板？千兆網絡接 口？” 隨著技術的不斷發(fā)展,高速多層電路越來越流行,學會這項技術就意味著更高的薪酬, 更好的發(fā)展前景,即使是低速電路,由于芯片工藝的進步,信號邊沿越來越陡峭,也需要按 照高速電路來分析,但是,目前國

8、內大多數(shù)硬件工程師都屬于“自學成材”,沒有經過專業(yè)系 統(tǒng)的訓練,再加上有些技術屬于“概不外傳”的絕招,導致初學者沒有設計思路,面對復雜的 高速電路一頭霧水,看不懂圖紙,不知如何下手。下面我將高速 PCB 設計經驗和心得體會 系統(tǒng)地呈現(xiàn)給大家,希望能對你有所幫助。 簡單說,畫 PCB 就是畫畫兒,畫一些點、線、面幾何圖形,研究其抽象的拓撲結構。 然而,為了畫 PCB,我們還要做些額外的輔助工作:體系架構設計；IC/FPGA 設計；繪制 原理圖；生產；測試；模具。高速 PCB 更是需要復雜的信號數(shù)學模型來指導我們的設計, 絕不是一件簡單的工作。好的 PCB 要:可靠、可生產、可測試、可維護。 =

9、| 點 | = 觀察 PCB 上的圖形,首先會注意到存在大量的“點”,包括: 過孔 引腳焊盤 MARK 點 ICT 測試點 安裝孔 這里要談的內容是:盲孔、埋孔、過孔；過孔會引起阻抗不連續(xù)；過孔載流量和周長的 關系；板厚孔徑比；BGA 下的過孔；多個過孔共享一條線；金屬化與非金屬化；中心孔、 焊盤、熱焊盤優(yōu)選尺寸(電地完整性)；MARK 點的識別、共享,何時需要 MARK 點；IC T 定位孔要求；ICT 測試點要求；多點接地；馬蹄形孔(跑道孔)；堵綠油工藝；點線間距；十 字花盤 = | 線 | = 其次,你會看到大量的“線”,線的屬性有: 長、寬、高(厚) 線間距 導角 傳輸線模型 延遲 這

10、里你要知道的是:最大/最小線長度；等長線；線寬和阻抗的關系；線寬銅厚溫度和 載流量的關系；3W 規(guī)則；1盎司銅重相當于多少 um；圓弧走線；微帶線和帶狀線；表面信 號線和板內信號線的延遲時間(ps/英寸) = | 面 | = 最后,關于“面”,就是布局。 布局的關鍵是先確定固定的接口接插件位置,再根據(jù)冷熱、高速低速、重要次要均衡分 布原則調整各元器件位置。 = | 拓撲結構 | = 了解了點線面就可以開始布局了,常用的拓撲結構有: 星型 菊花鏈 樹枝 點對點 各種結構各有優(yōu)缺點、限制條件和適用范圍,我們會詳細論述。 = | 層疊結構 | = 在畫板之前要先確定層疊結構,這里我們會舉例說明4層、

11、6層、8層、16層板的層疊方 法,以及通過一個4層板說明如何辨別層疊的好壞。部分內容如下: 首先,要劃分層疊結構,為了方便設計,最好以基板為中心,向兩側對稱分布,相臨信 號層之間用電地層隔離。 層疊結構(4層、6層、8層、16層): 對于傳輸線,頂?shù)讓硬捎梦Ь€模型分析,內部信號層用帶狀線模型。6層/10層/14層/ 18層基板兩側的信號層最好用軟件仿真,比較麻煩。 6層/10層/14層/18層等基板兩側是信號層,沒有電地隔離,需要注意相臨層垂直走線和 避免交流環(huán)路。 如果還有其他電源,優(yōu)先在信號層走粗線,盡量不要分割電地層。 = S(*) TOP BOTTOM 玻璃纖維基板 FR4絕緣介質材

12、料 信號層(層號) 頂層信號層 底層信號層 TOP GND2 = +5V BOTTOM TOP +5V S3 = S4 GND5 TOP +5V TOP +3.3V S3 GND4 = GND5 S3 GND4 S5 BOTTOM S6 +1.5V S7 GND8 = GND9 S10 +1.0V S12 GND13 S14 +1.8V BOTTOM +3.3V BOTTOM 一個四層板的層疊設計方案,確定哪種最好: 第一種 Layer1 Layer2 Layer3 Signal Gnd/Pwr Pwr/GND 第二種 Gnd Signal/Pwr Signal/Pwr 第三種 Gnd Sig

13、nal Signal Layer4 Signal Gnd Pwr 更多內容可以看 文章中心里的 PCB多層電路板設計與制作指導 。 = | 電地分割 | = 在電源種類比較多的情況下, 就需要在同層開槽分割電地平面, 分割導致電流回流路徑 被阻斷,跨越分割的線上阻抗不連續(xù),如何減少分割的影響呢？這里給出若干解決方法。 有 時,分割的影響是有益的,例如:RJ45網絡插座變壓器下面的分割可以減少網線上傳導的 干擾,此時,我們就要充分利用分割的優(yōu)點。 一些相關內容: 正片/負片、壓差、分割區(qū)內走線,完整電地平面 FR42.5G-5G Rogers10G = | 接插件

14、 | = 這個有什么可講的,不就是一些2mm 歐式插座,PMC 插座之類的東西嘛！其實,接插 件的學問可大了, 為什么有些人設計的板子不穩(wěn)定？為什么抗干擾能力差？有部分原因就是 由接插件引起的。 首先要注意的就是引腳排布,重要信號線兩邊放什么,對端放什么,高速信號線周圍放 什么信號,特別講究。有些人在時鐘信號線對面放高速信號；1A 電流只用一兩根引腳接入； 重要信號線周圍不分配多余的保護地線等等, 如果引腳分布不合理, 即使板子內部設計得再 好,也不能保證整個電路穩(wěn)定工作。光引腳分布合理還不成,下面的引出線也大有講究, 就 拿電源引腳來說,雖然為1A 電流分配了多個引入腳,但是怎么把這個電流引

15、到板子上呢？ 過孔打幾個,線多粗,如何保證電地通道完整性？要不要鋪銅？等等。 其次,要注意封裝。你知道有幾種封裝呢？ 一種是絲印封裝,就是印在板子的器件外型絲印,這個照著手冊就可以畫出。 有人倒是按照手冊畫出了絲印封裝, 但是做回板子后器件卻裝不上, 原來該器件的外型 比絲印大,其他小器件被焊接在這個器件下面了,這就是第二種封裝外型封裝。 器件終于被安裝到板子上了,可是接頭卻比插座大,因為周圍器件影響,插不上。這就 是忽略接頭封裝造成的后果。 即使接頭封裝合適,能插在牛頭插座上,但是牛角打開后會占用更大的空間,兩個牛頭 插座靠得太近的話,可能卡子打不開,這是忽略工作封裝的后果。 封裝共有九種之

16、多,你知道幾種呢？如果你知道的不全,是不是就不敢保證“一版成 功”？光少做幾版省下的錢就夠你參加幾次培訓的了,是不是？ 最后,要了解到底是壓接好還是焊接好？內存條平插、斜插、豎插哪種好？(從占用空 間大小、散熱、穩(wěn)定性等方面考慮) 一些插座類型:PMC、PCI、CPCI、DIMM、SODIMM = | 其他重要內容 | = 限于篇幅,有些非常重要的內容這里只簡單概括地羅列一下: 時鐘這是非常重要的內容！ 源同步時鐘模式；公共時鐘模式:建立/保持時間 始端匹配；終端匹配；點對點 時鐘分配驅動:0 jitter 抖動；0 delay 延時；環(huán)回；電壓；頻率上限 晶體、晶振布線要點 時鐘線長度、線寬

17、、線延時、線間距,周圍留出空間,圓弧走線 頻率、精度 電源功率(標稱、額定、最大、平均、峰值) 上電時間 上電順序:現(xiàn)在復雜 CPU 芯片上電有順序要求 紋波 種類:core、I/O、AVCC/AGND、PLL 供電 上電復位 板上位置(噪聲、散熱、結構) AC/DC、DC/DC、LDO 線性(從功耗、響應速度、電路簡單性、噪聲、適用性 等幾個角度考慮) 濾波,電流大小、線寬,分割,層疊結構 復位上電復位 電源監(jiān)控 手動復位 看門狗 系統(tǒng)復位、全局復位、局部復位 FPGA 加載控制與全局復位 總線總線架構優(yōu)于 CPU 選型 效率、健壯性 PCI、PCI-X、ISA、PCMCIA、LVDS、se

18、rial BUS 內存種類:cache、SDRAM、DDRI、DDRII、flash、bootrom、NVRAM、SR AM 等 接口接口效率優(yōu)于 CPU 選型 常用接口: RS232、RS485、V.35、E1 HDLC 百兆、千兆、POS 接口:MII、RMII、SMII、GMII、TBI(serdes)、UTOPIA I/ II 光口:單模/多模、SFP/GBIC CPU位寬:32bit、64bit CISC、RISC、MIPS Network Processor 多核 CPU:如:IBM cell 性價比 效率 OS 散熱 功耗 電源種類,上電順序 加載順序 仿真頭(大眾流行) 產品周

19、期 供貨情況 規(guī)則環(huán)路面積、3W 規(guī)則、2020規(guī)則、正交規(guī)則、5-5規(guī)則、單點/多點接地 BGABGA 器件與其他器件的間距 BGA 下面的孔和線怎么布 BGA 電地通路,孤銅 去耦電容分布、反面器件分布 背板板厚,板厚孔徑比 匯流排 加強筋 插座 位置定位 布線要求,時鐘同步 熱插拔 其他中斷、上下拉電阻、看門狗電路、跳線、金手指、EMI/EMC/ESD、FPGA/CPL D、匹配、波峰焊工藝、散熱、各種地的概念、熱插拔、夾具留邊,器件間距 jitter、delay、ring 振鈴、crosstalk 串擾、反射、地彈 電阻、電容、電感、磁珠、晶體、變壓器、光耦 最小化電路、檢查列表 ch

20、ecklist 從設計到生產的設計流程,所需數(shù)據(jù) 產品生命周期 例如:電阻的阻值是離散的,有標稱阻值,允許偏差,注意額定功率和使用電 壓,材料,工藝,制作方法,特殊用途,色標等。電阻器的主要用途有1、限流；2、分壓； 3、定時；4、電流電壓變換；5、阻抗匹配；6、改變電路參數(shù)；7、測溫或溫控；8、特殊 電阻應用(過流、過壓、過熱保護)。 0歐電阻用途？ 為什么電源腳同時并聯(lián)一個大電容和一個小電容？為什么并聯(lián)兩個容量相同的 電容？ 磁珠的使用場合,參數(shù),陷波作用。 變壓器初次級隔離。 LVDS 設計經驗談,如何布 LVDS 差分線,如何放置匹配電阻？ PECL 電平電路設計 = | PCI 板卡

21、布線參考 | = PCI 總線具有自動配置功能,數(shù)據(jù)帶寬大,廣泛應用于數(shù)據(jù) I/O 設備,下面以 PCI 采集 卡為例說明如何綜合使用前面所講內容。 好多人畫板都是直接抄別人,其實,看看框圖就可以了,比如:有些板子參考設計上使 用了 bootrom/flash,為了方便生產,可我不一定用啊,那就不能直接抄了。 PCI 卡上有三種電源:3.3v、5v、12v,怎么分割電源層呢？怎么樣才能保證電地平面 完整呢？12v 用于風扇屬于低速信號, 如何布低速高壓電源信號呢？我們會教你一種巧妙方 法滿足所有條件,還不降低性能。 PCI 的元件只能放在 B 面上,板厚不能超過1.6mm,否則插不進去。中斷線

22、可以共享。 正面線不打孔,背面線只打一個孔。clock 線約束為小于等于2.5,其他線為小于等于1.5。 中斷復位線可以走很長。 因為卡槽接觸點在金手指中間,所以要在接觸點以下分割電地,不要在上面分。以金手 指中間為界向下鋪電地。 時鐘和其他信號線間距要夠大,可以在其附近走低速復位線。走線要算總長,PCI 很皮 實,即使不滿足要求,也可能正常工作。 更多內容,我們最好看圖講比較好。 = | DDRII 布線參考 | = DDRII 內存比傳統(tǒng)的 SDRAM 內存速度快,功耗低、價格便宜,它采用源同步數(shù)據(jù)選 通信號和數(shù)據(jù)同傳方式,在選通的上下邊沿都采樣數(shù)據(jù),所以,性能得到大幅提升。 雖然,使用

23、DDRII 內存能帶來很大的好處,但是,必須在圖紙和 PCB 設計階段小心處 置,以便確保真正實現(xiàn)所需性能。DDRII 設計給板級設計人員帶來了一系列原來在 SDRAM 設計時未曾遇到過的新的挑戰(zhàn):更小的建立/保持時間；更清晰的參考電壓；更嚴格的線長 匹配；新的 I/O 信號(SSTL-2)；正確地端接要求。 硬件工程師面臨的挑戰(zhàn)可以歸納為以下幾點: 1、布線要求高； 2、電源的供給和去耦要求,包括:DDRII 芯片和控制器、VTT、VREF； 3、針對給定內存拓撲結構的正確端接。 我們將討論下面的幾種情況下如何布線: 1、單條/多條 DIMMregister,unbuffered 2、單條/

24、多條 SODIMMregister,unbuffered 3、直接焊接在板子上的內存顆粒 4、混合型內存顆粒加 DIMM 擴展槽 DDRII 信號可以分為5組: 1、時鐘:差分 2、數(shù)據(jù) 3、地址/命令 4、控制 5、反饋信號 我們在課上將詳細研究 DDRII 的布線方法,用 DDRII 布線來演示如何融會貫通地使用 前面講到的各種知識。 有興趣了解更多知識的網友可以看看ecos 增值包里的DDR2 SDRAM 和嵌入式 系統(tǒng)SDRAM 和 DDR 布線指南 , 。 = | 劃分系統(tǒng)模塊的分析方法 | = 大家知道,醫(yī)學上為了更好地研究人體,把人分成了幾大系統(tǒng):血液循環(huán)系統(tǒng)、呼吸系 統(tǒng)、神經系

25、統(tǒng)同樣地,如果把電路劃分成幾個功能模塊分別加以研究解剖,那么就可以 更深入地理解電路功能,更快地發(fā)現(xiàn)問題。 比如:單獨把電源系統(tǒng)拿出來研究,你會清楚地看到各種電壓的電源之間的連接關系, 電源線的粗細。電源系統(tǒng)就相當于血液循環(huán)系統(tǒng),如果線太細,不能承載所需電流,那就是 血管狹窄。 再比如:中斷系統(tǒng)就相當于神經系統(tǒng),單獨摘出來研究,你可以清楚地看出他們之間的 關系,如果中斷出錯,那就得了神經病,呵呵。 我們可以獨立出:復位系、時鐘系、電源系、中斷系就象照 X 光片一樣,通過劃分 功能系統(tǒng),我們能一眼看出問題所在。 你可以用這種 X 光機分析一下自己的板子是不是有“心臟病”, “先天性血管狹窄”,

26、“神經 錯亂”, “骨骼發(fā)育不良”呵呵,是不是很有意思！ 感興趣的網友可以看看 ecos 增值包 EasyARM22020件設計的幾點改進意見 里的 文檔。 = | 事故記錄和總結 | = 1、某公司量產20200塊8層通信板,現(xiàn)場調試發(fā)現(xiàn)上電后有一半工作正常,一半死機, 原因不明。 如果報廢一半板子則損失慘重, 即使留下的正常板子也無法確定是否能一直正常 工作。遇到這種情況,必須徹底查明原因,因為硬件工程師都有“疑心病”,如果前面遇到的 問題沒有徹底解決, 后面又遇到新狀況, 這時就沒法確定到底是前一個問題引起的還是又出 了新問題,導致自亂陣腳。最后,花費了巨額人力物力財力,終于用非常先進的

27、示波器抓住 了一次短暫的復位跳變,這才發(fā)現(xiàn)是芯片型號用錯了。74LS 被用成了74HS,H 是什么含 義呢？可不是高速哦,是保持的意思,它保持了上電期間的隨機狀態(tài),導致復位死機。采購 沒有注意到 HS 和 LS 的細微差別,LS 的貨不夠了,就用了一半 HS 的芯片頂替,導致100 00塊板子出事。其實,研發(fā)人員也不知道這回事,只是在實驗測試時恰好用了 LS 的片子, 所以,測試都正常。 2、某公司做一多層交換機板,工作不很穩(wěn)定,設計者號稱某大公司具有8年工作經驗 的硬件工程師,我看了一下,發(fā)現(xiàn)層疊的最里層是兩個信號層,無電地隔離,此種情況下沒 有遵守正交規(guī)則,而且到處充滿“交流環(huán)”,雖然畫得

28、很漂亮,但根本不可能穩(wěn)定。所以說, 一個硬件工程師,不能說干了8年就有8年經驗,也許他只是把第一年的經驗重復了7次,充 其量只有1年的工作經驗。另外,即使在大公司,如果不接受專業(yè)系統(tǒng)地培訓,很快就會遇 到瓶頸,自己的水平原地打轉,無法突破上層次。雖然大公司里的資料規(guī)范多,但如果你沒 有受過專業(yè)訓練的話,即使資料擺在你面前,你也看不出門道,入寶山而空返,白白浪費學 習機會。學習硬件一般靠師傅帶徒弟的模式,自學很難(寫書的人不做,做的人不寫書),但 是在同一公司,師傅的眼界不一定寬,還有“教會徒弟餓死師傅”,所以,效果可能不如外面 教得好,是不是這個理兒啊。 3、某公司一塊板子,在長時間使用后突然

29、工作不正常,時好時壞,檢查時把所有器件 挨個排除了一遍也沒發(fā)現(xiàn)問題,后來,拿回實驗室檢測,發(fā)現(xiàn)是設計錯誤。板子的接地焊盤 是用實心地連接的,由于電流太大,熱脹冷縮,天長日久,接地盤的銅箔翹起來了,和接地 盤只有一小條銅絲連接, 導致地電平不準, 系統(tǒng)工作不正常。 正確的做法是用十字花盤連接, 留出膨脹空間。硬件設計沒有細節(jié)重點之分,很可能一個小細節(jié)害死你,境界問題,過了很 久才明白這個道理。 = | 推薦 EDA 工具、儀器 | = PPT:哈哈,學好 PPT(Power point 幻燈片),走遍天下都不怕。 Excel:計算線長、載流量、線寬等特方便,把數(shù)填進去立馬出結果,好多公式都這么 算的。 Candence:Allegro 畫圖很方便,推擠、筆畫功能等。 POWERPCB/OrCAD Mentor 示波器 邏輯分析儀 = | 推薦 PCB 板廠 | = 深南電路板廠 昆山滬士 金百澤 深普快捷 東莞生意 = | 硬件工程師職業(yè)規(guī)劃 |