觸發(fā)器及其應(yīng)用(1).doc

第四章 觸發(fā)器及其應(yīng)用教學(xué)目的1 掌握觸發(fā)器的特點(diǎn)。2 掌握基本RS觸發(fā)器的電路結(jié)構(gòu)、工作原理、邏輯功能。3 掌握同步RS觸發(fā)器的工作原理、邏輯功能。4 掌握觸發(fā)器邏輯功能的表示方法。教學(xué)重點(diǎn)1 基本概念要正確建立。2 基本RS觸發(fā)器的邏輯功能、觸發(fā)方式。教學(xué)難點(diǎn)現(xiàn)態(tài)、次態(tài)、不定狀態(tài)的正確理解。教學(xué)方法用EWB演示基本RS觸發(fā)器的邏輯功能。教學(xué)內(nèi)容第一節(jié) 概述一、觸發(fā)器的概念復(fù)習(xí)：組合電路的定義？構(gòu)成其電路的門電路有何特點(diǎn)？組合電路有何特點(diǎn)？門電路：在某一時(shí)刻的輸出信號(hào)完全取決于該時(shí)刻的輸入信號(hào)，沒有記憶作用。觸發(fā)器：具有記憶功能的基本邏輯電路，能存儲(chǔ)二進(jìn)制信息（數(shù)字信息）。觸發(fā)器有三個(gè)基本特性：（1）有兩個(gè)穩(wěn)態(tài)，可分別表示二進(jìn)制數(shù)碼0和1，無外觸發(fā)時(shí)可維持穩(wěn)態(tài)；（2）外觸發(fā)下，兩個(gè)穩(wěn)態(tài)可相互轉(zhuǎn)換（稱翻轉(zhuǎn)），已轉(zhuǎn)換的穩(wěn)定狀態(tài)可長(zhǎng)期保持下來，這就使得觸發(fā)器能夠記憶二進(jìn)制信息，常用作二進(jìn)制存儲(chǔ)單元。（3）有兩個(gè)互補(bǔ)輸出端，分別用和表示。二、觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)通常用端的輸出狀態(tài)來表示觸發(fā)器的狀態(tài)。1狀態(tài)：=1、=0，記=1，與二進(jìn)制數(shù)碼的1對(duì)應(yīng)。0狀態(tài)：=0、=1，記=0，與二進(jìn)制數(shù)碼的0對(duì)應(yīng)。三、觸發(fā)器的邏輯功能描述：功能表、特性方程、狀態(tài)轉(zhuǎn)換圖和波形圖（又稱時(shí)序圖）四、觸發(fā)器的分類：根據(jù)邏輯功能不同：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和T觸發(fā)器等。觸發(fā)方式不同：電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器等。電路結(jié)構(gòu)不同：基本RS觸發(fā)器，同步觸發(fā)器、維持阻塞觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器等。第二節(jié)基本 RS 觸發(fā)器的工作原理基本 RS 觸發(fā)器的電路如圖 4.1 （ a ）所示。它是由兩個(gè)與非門，按正反饋方式閉合而成，也可以用兩個(gè)或非門按正反饋方式閉合而成。圖（ b ）是基本 RS 觸發(fā)器邏輯符號(hào)。基本 RS 觸發(fā)器也稱 為閂鎖（ Latch ）觸發(fā)器。定義 A 門的一個(gè)輸入端為端，低電平有效，稱為 直接置“ 0 ” 端 ，或 直接復(fù)位端 （ Reset ），此時(shí)端應(yīng)為高電平； B 門的一個(gè)輸入端為端，稱為 直接置“ 1 ”端 ，或 直接置位端 （ Set ），此時(shí)端應(yīng)為高電平。 我們定義一個(gè)與非門的輸出端為基本 RS 觸發(fā)器的輸出端 Q ，圖中為 B 門的輸出端。另一個(gè)與非門的輸出端為端，這兩個(gè)端頭的狀態(tài)應(yīng)該相反。因基本 RS 觸發(fā)器的電路是對(duì)稱的，定義 A 門的輸出端為 Q 端，還是定義 B 門的輸出端為 Q 端都是可以的。一旦 Q 端確定，和端就隨之確定，再不能任意更改。一、兩個(gè)穩(wěn)態(tài) 這種電路結(jié)構(gòu)，可以形成兩個(gè)穩(wěn)態(tài)，即 Q=1,=0; Q=0,=1 當(dāng)Q=1時(shí)， Q =1 和=1 決定了 A 門的輸出，即=0，=0反饋回來又保證了Q=1； 當(dāng)Q=0時(shí)，=1，=1和=1 決定了 B 門的輸出，即Q=0，Q=0又保證了=1。 在沒有加入觸發(fā)信號(hào)之前，即和端都是高電平， 電路的狀態(tài)不會(huì)改變。 二、觸發(fā)翻轉(zhuǎn) 電路要改變狀態(tài)必須加入觸發(fā)信號(hào)，因是與非門構(gòu)成的基本 RS 觸發(fā)器，所以，觸發(fā)信號(hào)是低電平有效。若是由或非門構(gòu)成的基本 RS 觸發(fā)器，觸發(fā)信號(hào)是高電平有效。 和是一次信號(hào)，只能一個(gè)一個(gè)的加， 即它們不能同時(shí)為低電平。 在端加低電平觸發(fā)信號(hào)，=0 ，于是=1，=1和=1 決定了Q=0，觸發(fā)器置“ 0 ”。是置“ 0 ”的觸發(fā)器信號(hào)。 Q=0以后，反饋回來就可以替代=0 的作用，=0 就可以撤消了。所以，不需要長(zhǎng)時(shí)間保留，是一個(gè)觸發(fā)器信號(hào)。 在端加低電平觸發(fā)信號(hào)，=0 ，于是Q=1，Q=1和=1 決定了=0，觸發(fā)器置“ 1 ” 。但=0反饋回來，=0 才可以撤消，是置“ 1 ” 的觸發(fā)器信號(hào)。 如果是由或非門構(gòu)成的基本 RS 觸發(fā)器，觸發(fā)信號(hào)是高電平有效。此時(shí)直接置“ 0 ”端用符號(hào)Rd ；直接置“ 1 ”端用符號(hào)Sd。 三、 真值表和特征方程 以上過程，可以用真值表來描述，見表 4.1。表中的 Q n 和表示觸發(fā)器的現(xiàn)在狀態(tài)，簡(jiǎn)稱現(xiàn)態(tài)；Q n+1 和表示觸發(fā)器在觸發(fā)脈沖作用后輸出端的新狀態(tài) , 簡(jiǎn)稱次態(tài) 。對(duì)于新狀態(tài) Q n+1 而言， Q n 也稱為原狀態(tài)。表中 Q n = Q n+1 表示新狀態(tài)等于原狀態(tài)，即觸發(fā)器沒有翻轉(zhuǎn)，觸發(fā)器的狀態(tài)保持不變。必須注意的是，一般書上列出的基本 RS 觸發(fā)器的真值表中，當(dāng)=0 、=0 時(shí)， Q 的狀態(tài)為任意態(tài)。這是指當(dāng)、同時(shí)撤消時(shí)，Q 端狀態(tài)不定。若 當(dāng)=0 、=0 時(shí)，Q = =1 ，狀態(tài)都為“ 1 ” ，是確定的。但這一狀態(tài)違背了觸發(fā)器 Q 端和 端狀態(tài)必須相反的規(guī)定，是不正常的工作狀態(tài)。若、不同時(shí)撤消時(shí)， Q 端狀態(tài)是確定的，但若、同時(shí)撤消時(shí)， Q 端狀態(tài)是不確定的。由于與非門響應(yīng)有延遲，且兩個(gè)門延遲時(shí)間不同，這時(shí)哪個(gè)門先動(dòng)做了，觸發(fā)器就保持該狀態(tài)，這一點(diǎn)一定不要誤解。但具體可見例 4.1 。把表 4.1 所列邏輯關(guān)系寫成邏輯函數(shù)式，則得到利用約束條件將上式化簡(jiǎn)，于是得到特征方程 例 4.1 ：畫出基本 RS 觸發(fā)器在給定輸入信號(hào)和的 作用下， Q 端和端的 波形。輸入波形如圖 4.2 所示。解： 此例題的解答見 圖 4.2 的下半部分。四、狀態(tài)轉(zhuǎn)換圖 對(duì)觸發(fā)器這樣一種時(shí)序數(shù)字電路，它的邏輯功能的描述除了用真值表外，還可以用狀態(tài)轉(zhuǎn)換圖。真值表在組合數(shù)字電路中已經(jīng)采用過，而狀態(tài)轉(zhuǎn)換圖在這里是第一次出現(xiàn)。實(shí)際上，狀態(tài)轉(zhuǎn)換圖是真值表的圖形化，二者在本質(zhì)上是一致的，只是表現(xiàn)形式不同而已?；?RS 觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖 4.3 所示。 圖中二個(gè)圓圈，其中寫有 0 和 1 代表了基本 RS 觸發(fā)器的兩個(gè)穩(wěn)態(tài)，狀態(tài)的轉(zhuǎn)換方向用箭頭表示，狀態(tài)轉(zhuǎn)換的條件標(biāo)明在箭頭的旁邊。從“ 1 ” 狀態(tài)轉(zhuǎn)換到“ 0 ” 狀態(tài)，為置“ 0 ” ，對(duì)應(yīng)真值表中的第一行；從“ 0 ” 狀態(tài)轉(zhuǎn)換到“ 1 ” 狀態(tài)，為置“ 1 ” ，對(duì)應(yīng)真值表中的第二行；從“ 0 ” 狀態(tài)有一個(gè)箭頭自己閉合，即源于“ 0 ” 又終止于“ 0 ” ，對(duì)應(yīng)真值表的第一行置“ 0 ” 和第三行的保持；從“ 1 ” 狀態(tài)有一個(gè)箭頭自己閉合，即源于“ 1 ” 又終止于“ 1 ” ，對(duì)應(yīng)真值表的第二行置“ 1 ” 和第三行的保持。第三節(jié)集成基本 RS 觸發(fā)器一、 TTL 集成 RS 觸發(fā)器 圖 4.4 所示 TTL 集成基本 RS 觸發(fā)器 74279 、 74LS279 的邏輯電路和引出端功能圖。在一個(gè)芯片上，集成了兩個(gè)如圖 4.4(a) 所示的電路和兩個(gè)如圖 4.4(b) 所示的電路，共 4 個(gè)觸發(fā)器。二、 CMOS 集成 RS 觸發(fā)器 CC4043 CC4043 中集成了 4 個(gè)基本 RS 觸發(fā)器，邏輯符號(hào)如圖 4.5 所示。 三、同步時(shí)鐘觸發(fā)器引出 基本 RS 觸發(fā)器具有置“ 0 ” 和置“ 1 ” 的功能，這種功能是由觸發(fā)信號(hào)決定的，什么時(shí)刻來或 信號(hào)就什么時(shí)刻置“ 0 ” 或置“ 1 ” 。也就是說或到來，基本 RS 觸發(fā)器隨之翻轉(zhuǎn)，這在實(shí)際應(yīng)用中會(huì)有許多不便。在一個(gè)由多個(gè)觸發(fā)器構(gòu)成的電路系統(tǒng)中，各個(gè)觸發(fā)器會(huì)有所聯(lián)系，一旦有一個(gè)發(fā)生翻轉(zhuǎn)，其它與之連接的觸發(fā)器會(huì)陸續(xù)翻轉(zhuǎn)。這在各觸發(fā)器的時(shí)間關(guān)系上難于控制，弄不好會(huì)在各觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系上造成錯(cuò)亂。為此我們希望有一種這樣的觸發(fā)器，它們?cè)谝粋€(gè)稱為時(shí)鐘脈沖信號(hào)（ Clock Pulse ）的控制下翻轉(zhuǎn)，沒有 CP 就不翻轉(zhuǎn)， CP 來到后才翻轉(zhuǎn)。至于翻轉(zhuǎn)成何種狀態(tài)，則由觸發(fā)器的數(shù)據(jù)輸入端決定，或根據(jù)觸發(fā)器的真值表決定。這種在時(shí)鐘控制下翻轉(zhuǎn)，而翻轉(zhuǎn)后的狀態(tài)由翻轉(zhuǎn)前數(shù)據(jù)端的狀態(tài)決定的觸發(fā)器，稱為時(shí)鐘觸發(fā)器。 四、同步 RS 時(shí)鐘觸發(fā)器的結(jié)構(gòu)和原理 最簡(jiǎn)單的時(shí)鐘 RS 觸發(fā)器如圖 4.6(a) 所示。為了引入時(shí)鐘，在基本 RS 觸發(fā)器的基礎(chǔ)上又增加了二個(gè)與非門， C 門和 D 門。 C 門和 D 門各一個(gè)輸入端接向時(shí)鐘 CP ， C 門的另一個(gè)輸入端接數(shù)據(jù)輸入 R ； D 門的另一個(gè)輸入端接數(shù)據(jù)輸入 S ； R 和 S 就不是直接置“ 0 ” 端和直接置“ 1 ” 端了，而是數(shù)據(jù)輸入端， R 和 S 上面的反號(hào)也沒有了，而是高電平有效， R 和 S 的高電平經(jīng) C 門和 D 門反相，變?yōu)榈碗娖?，才能?duì)基本 RS 觸發(fā)器置“ 0 ” 或置“ 1 ” 觸發(fā)。當(dāng) CP=0 時(shí)， C 門和 D 門被封鎖， C=D=1 ，不會(huì)改變基本 RS 觸發(fā)器的狀態(tài)，即觸發(fā)器不翻轉(zhuǎn)。時(shí)鐘 RS 觸發(fā)器的真值表見表 4.2 。 圖 4.6(a) 的觸發(fā)器還可以有單獨(dú)的直接置“ 0 ” 端和直接置“ 1 ” 端，如圖 4.6(b) 所示，即和 端 。通過這兩個(gè)端頭對(duì)基本 RS 觸發(fā)器的置“ 0 ” 作用和置“ 1 ” 作用不受時(shí)鐘的控制。而通過 R 或 S 端的置“ 0 ” 或置“ 1 ” 作用必須有時(shí)鐘參與。所以我們稱通過或端的置“ 0 ” 或置“ 1 ” 作用是異步的、直接的；而通過數(shù)據(jù)端 R 或 S 端的置“ 0 ” 或置“ 1 ” 作用，必須有時(shí)鐘參與，是同步的。 把表 4.2 所列邏輯關(guān)系寫成邏輯函數(shù)式，則得到利用約束條件將上式化簡(jiǎn)，于是得到特征方程五、波形及空翻現(xiàn)象 圖 4.6 的時(shí)鐘觸發(fā)器有不完善的地方，即有所謂空翻現(xiàn)象。 空翻是在基本 RS 觸發(fā)器的基礎(chǔ)上構(gòu)造時(shí)鐘觸發(fā)器時(shí)，因?qū)б娐?C 門和 D 門功能不完善而造成的一種現(xiàn)象。即在一次時(shí)鐘來到期間，觸發(fā)器多次翻轉(zhuǎn)的現(xiàn)象稱為 空翻 。如圖 4.7 所示。這違背了構(gòu)造時(shí)鐘觸發(fā)器的初衷，每來一次時(shí)鐘，最多允許觸發(fā)器翻轉(zhuǎn)一次，若多次翻轉(zhuǎn)，電路也會(huì)發(fā)生狀態(tài)的差錯(cuò)，因而是不允許的。因?yàn)樵?CP=1 的期間，時(shí)鐘對(duì) C 門和 D 門的封鎖作用消失，數(shù)據(jù)端 R 和 S 端的多次變化就會(huì)通過 C 門和 D 門到達(dá)基本 RS 觸發(fā)器的輸入端，造成觸發(fā)器在一次時(shí)鐘期間的多次翻轉(zhuǎn)。為了解決這一問題，將在后面分述時(shí)鐘觸發(fā)器的其他兩種結(jié)構(gòu)：維持阻塞型和邊沿 JK 觸發(fā)器。 六、狀態(tài)轉(zhuǎn)換圖同步 RS 時(shí)鐘觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖 4.9 所示。第四節(jié)維持阻塞 D 觸發(fā)器一、維持阻塞 D 觸發(fā)器的電路結(jié)構(gòu) 維持阻塞 D 觸發(fā)器的電路如圖 4.10 所示。從電路的結(jié)構(gòu)可以看出，它是在基本 RS觸發(fā)器的基礎(chǔ)之上增加了四個(gè)邏輯門而構(gòu)成的， C 門的輸出是基本 RS 觸發(fā)器的置“ 0 ”通道， D 門的輸出是基本 RS 觸發(fā)器的置“ 1 ”通道。 C 門和 D 門可以在控制時(shí)鐘控制下，決定數(shù)據(jù) D 是否能傳輸?shù)交?RS 觸發(fā)器的輸入端。 E 門將數(shù)據(jù) D 以反變量形式送到 C 門的輸入端，再經(jīng)過 F 門將數(shù)據(jù) D 以原變量形式送到 D 門的輸入端。使數(shù)據(jù) D 等待時(shí)鐘到來后，通過 C 門 D 門，以實(shí)現(xiàn)置“ 0 ”或置“ 1 ”。二、維持阻塞 D 觸發(fā)器的工作原理 D 觸發(fā)器具有置“ 0 ” 和置“ 1 ” 的功能。 設(shè) Q= 0 、 D =1 ，當(dāng) CP 來到后，觸發(fā)器將置“ 1 ”，觸發(fā)器各點(diǎn)的邏輯電平如圖 4.11 所示。在執(zhí)行置“ 1 ”操作時(shí)， C 門輸出高電平； D 門輸出低電平，此時(shí)應(yīng)保證置“ 1 ”和禁止置“ 0 ”。為此，將 D=0 通過線加到 C 門的輸入端，保證 C=1 ，從而禁止置“ 0 ”。同時(shí) D=0 通過線加到 F 門的輸入端，保證 F=1 ，與 CP=1 共同保證 D=0 ，從而維持置“ 1 ”，。 置“ 0 ” 過程與此類似。設(shè) Q= 1 、 D =0 ，當(dāng) CP 來到后，觸發(fā)器將置“ 0 ” 。在執(zhí)行置“ 0 ” 操作時(shí)， C 門輸出低電平，此時(shí)應(yīng)保證置“ 0 ” 和禁止置“ 1 ” 。為此，將 C=0 通過 線加到 E 門的輸入端，保證 E=1 ，從而保證 C=0 ，維持置“ 0 ” 。同時(shí) E=1 通過 線加到 F 門的輸入端，保證 F=0 ，從而使 D=1 ，禁止置“ 1 ” 。以上過程見圖 4.10 。 電路圖中的線或線都是分別加在置“ 1 ” 通道或置“ 0 ” 通道的同一側(cè)，起到維持置“ 1 ” 或維持置“ 0 ” 的作用；線和線都是加在另一側(cè)通道上，起阻塞置“ 0 ” 或置“ 1 ” 作用。所以線稱為 置“ 0 ” 阻塞線 ， 線是置“ 1 ” 維持線 ， 線稱為置“ 1 ” 阻塞 線 ， 線是置“ 0 ” 維持線 。從電路結(jié)構(gòu)上看，加于置“ 1 ” 通道或置“ 0 ” 通道同側(cè)的是維持線，加到另一側(cè)的是阻塞線，只要把電路的結(jié)構(gòu)搞清楚，采用正確的分析方法，就不難理解電路的工作原理。 根據(jù)對(duì)工作原理的分析，可以看出，維持阻塞 D 觸發(fā)器是在時(shí)鐘上升沿來到時(shí)開始翻轉(zhuǎn)的。我們稱使觸發(fā)器發(fā)生翻轉(zhuǎn)的時(shí)鐘邊沿為 動(dòng)作沿 。 圖 4.13 是帶有異步清零和預(yù)置端的完整的維持阻塞 D 觸發(fā)器的電路圖。這個(gè)觸發(fā)器的直接置“ 0 ” 和直接置“ 1 ” 功能無論是在時(shí)鐘的低電平期間，還是在時(shí)鐘的高電平期間都可以正確執(zhí)行。 圖 4.12 是 D 觸發(fā)器的邏輯符號(hào)，從圖 4.12(a) 可看出 CP 是上升沿有效，當(dāng)然， D 觸發(fā)器還有 CP 下降沿有效的，如圖 4.12(b) 所示。 三、特征表和特征方程表 4.3 為 D 觸發(fā)器的特征表，特征表就是將Qn也作為真值表的輸入變量，而Qn+1為輸出，此時(shí)的真值表稱為特征表。有特征表可得特征方程： Qn+1=D四、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖 維持阻塞 D 觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖 4.15 所示， 圖 (a) 為狀態(tài)轉(zhuǎn)換圖，圖 (b) 為時(shí)序圖。 五、邊沿集成 D 觸發(fā)器 1 TTL 集成 D 觸發(fā)器 圖 4.16 所示是 TTL 邊沿 D 觸發(fā)器 7474 的引出端功能圖。 7474 中集成了兩個(gè)觸發(fā)器單元，他們都是 CP 上升沿觸發(fā)的邊沿 D 觸發(fā)器，異步輸入端、低電平有效。 2 CMOS 集成 D 觸發(fā)器 圖 4.17 所示是 CMOS 邊沿 D 觸發(fā)器 CC4013 的引出端功能圖。 CC4013 中集成了兩個(gè)觸發(fā)器單元，他們都是 CP 上升沿觸發(fā)的邊沿 D 觸發(fā)器，異步輸入端RD、SD高電平有效，即RD=1觸發(fā)器復(fù)位到 0 ，SD=1觸發(fā)器置位到 1 。 第五節(jié)邊沿 J K 觸發(fā)器一、邊沿 JK 觸發(fā)器的結(jié)構(gòu)與原理 這種邊沿觸發(fā)器是利用門電路的傳輸延遲時(shí)間實(shí)現(xiàn)邊沿觸發(fā)的，電路結(jié)構(gòu)如圖 4.18 所示。 這個(gè)電路包含一個(gè)由與或非門 G 1 和 G 2 組成的基本 RS 觸發(fā)器和兩個(gè)輸入控制 G 3 和 G 4 。而且，門 G 3 和 G 4 的傳輸時(shí)間大于基本 RS 觸發(fā)器的翻轉(zhuǎn)時(shí)間。 設(shè)觸發(fā)器的初始狀態(tài)為Q=0、=1。CP=0時(shí)門 B 、B、 G 3 和 G 4 同時(shí)被 CP 的低電平封鎖。而由于 G 3 和 G 4 的輸出P、P兩端為高電平，門A、A是打開的，故基本 RS 觸發(fā)器的狀態(tài)通過A、A得以保持。CP 變?yōu)楦唠娖揭院螅T B 、B首先解除封鎖， 基本 RS 觸發(fā)器可以通過 B 、B繼續(xù)保持原狀態(tài)不變。此時(shí)輸入為J=1、K=0，則通過門 G 3 和 G 4 的傳輸延遲時(shí)間后P=0、P=1，門A、A均不導(dǎo)通，對(duì) 基本 RS 觸發(fā)器的狀態(tài)沒有影響。 當(dāng) CP 下降沿到達(dá)時(shí)，門 B 、B立即被封鎖，但由于門 G 3 和 G 4 存在傳輸延遲時(shí)間，所以P、P的電平不會(huì)馬上改變。因此，在瞬間出現(xiàn)A、 B 各有一個(gè)輸入端為低電平的狀態(tài)，使Q=1，并經(jīng)過A使=0。由于 G 3 的傳輸延遲時(shí)間足夠長(zhǎng)，可以保證在P點(diǎn)的低電平消失之前的低電平已反饋到了門A，所以在 P點(diǎn)的低電平消失以后觸發(fā)器獲得的 1 狀態(tài)將保持下去。 經(jīng)過 G 3 和 G 4 的傳輸延遲時(shí)間后，P和P都變?yōu)楦唠娖?，但?duì) 基本 RS 觸發(fā)器的狀態(tài)并無影響。同時(shí)， CP 的低電平已將門 G 3 和 G 4 封鎖， J 、 K 狀態(tài)即使再發(fā)生變