計算機原理詳解之運算器與控制器課件.ppt

運算器與控制器課件制作 錢光明 主要內容 1 處理器基本結構及基本流程 指令節(jié)拍與流程 組合邏輯控制器 微程序控制器 1 處理器基本結構及基本流程CPU CentralProcessorUnit 1 1處理器基本功能 1 正確取出 指令2 依據指令產生各種操作信號 3 控制操作信號的發(fā)生時間 4 數據加工 ALU 算術 邏輯運算等 1 2CPU的組成 1 控制器從內存取出一條指令 并指出下條指令的地址 對指令進行譯碼 產生相應的控制信號 指揮并控制CPU 內存和I O設備之間的數據傳送 2 運算器加工信息 包括 算術運算邏輯運算等 3 CPU中的主要寄存器 MDR 數據緩沖寄存器暫存指令或數據 MAR 存儲器地址寄存器 PC 程序計數器 IR 指令寄存器 InstructionRegister 保存當前指令 GR 通用寄存器 PSW 程序狀態(tài)字 多 其它 1 3典型基本電路 加法器輸入 移位器典型電路 1 4CPU的基本操作及基本流程取指流程 R1 R2流程 圖中哪些叫微操作控制信號 有關縮寫 PC ProgramCounter程序計數器IR InstructionRegister指令寄存器LA LatchA鎖存器ALB LatchB鎖存器BALU ArithmeticLogicUnit算術邏輯單元MB MemoryBlock存儲體MAR MemoryAddressRegister存儲器地址寄存器MDR MemoryDataRegister存儲器數據寄存器 考研真題 2010年 18 下列存儲器中 匯編語言程序員可見的是A 存儲器地址寄存器 MAR B 程序計數器 PC C 存儲器數據寄存器 MDR D 指令寄存器 IR 考研真題 2010年 43 11分 某計算機字長為16位 主存地址空間大小為128KB 按字編址 采用字長指令格式 指令名字段定義如下 注 X 表示存儲器地址X或寄存器X的內容 請回答下列問題 1 該指令系統(tǒng)最多可有多少條指令 該計算機最多有多少個通用寄存器 存儲器地址寄存器 MAR 和存儲器數據寄存器 MDR 至少各需多少位 2 轉移指令的目標地址范圍是多少 3 若操作碼0010B表示加法操作 助記符為add 寄存器R4和R5的編號分別為100B和101B R4的內容為1234H R5的內容為5678H 地址1234H中的內容為5678H 地址5678H中的內容為1234H 則匯編語言為add R4 R5 逗號前為原操作數 逗號后為目的操作數 對應的機器碼是什么 用十六進制表示 該指令執(zhí)行后 哪些寄存器和存儲單元的內容會改變 改變后的內容是什么 2 指令節(jié)拍與流程 2 1基本概念 時鐘 節(jié)拍與周期舉例 時鐘周期 最小定時單位 一個或多個時鐘周期組成一個節(jié)拍 節(jié)拍 一個或多個節(jié)拍組成一個機器周期 取指周期 又稱為公操作 功能 從內存取指令 IR 并修改指令地址 取操作數周期 它與指令的類型和尋址方式有關 執(zhí)行周期 例如 完成相加并送往目的地 以上3類周期均屬機器周期 指令周期 從取指令到全部執(zhí)行完該條指令 一個或多個機器周期組成一個指令周期 如何理解平常說的微機主頻 定長機器周期每個機器周期中的時鐘周期數相同 不定長機器周期每個機器周期中的時鐘周期數不盡相同 指令周期包含的機器周期也可多可少 簡單指令少 復雜指令多 2 2指令的執(zhí)行過程舉例 PDP 11指令 ADD R0 R1 該圖總共可以表示幾條指令 2 3指令的微操作序列舉例 進一步細化 V0 V3為時鐘周期 節(jié)拍 考研真題 2009年 11 馮 諾依曼計算機中指令和數據均以二進制形式存放在存儲器中 CPU區(qū)分它們的依據是A 指令操作碼的譯碼結果B 指令和數據的尋址方式C 指令周期的不同階段D 指令和數據所在的存儲單元 考研真題 2011年 19 假定不采用Cache和指令預期技術 且機器處于 開中斷 狀態(tài) 則在下列有關指令執(zhí)行的敘述中 錯誤的是A 每個指令周期中CPU至少訪問內存一次B 每個指令周期一定大于或等于CPU周期C 空操作指令的指令周期中任何寄存器的內容都不會被改變D 當前程序在每條指令執(zhí)行結束時都可能被外部中斷打斷 3 組合邏輯控制器3 1基本原理硬布線把控制器看成產生專門固定時序控制信號的邏輯電路 設計目標 用最少的元件 取得最高的速度 理論基礎 布爾代數 組成器件 門電路 觸發(fā)器 特點 1 組成的網絡復雜 2 無規(guī)則 3 設計和調試困難 4 不可改變指令系統(tǒng)和指令功能 5 適用于VLSI 6 速度高 設計依據 微操作 時鐘因素 時鐘 節(jié)拍 周期 指令碼 基本條件 部件設計 首先 列出每條機器指令的微操作序列 結合時序信號 排出操作時間表 其次 將相同微操作的地方和條件逐個列出 這里的地方和條件是指有關的指令碼 時序信號及其它條件 結果特征與狀態(tài) 其三 將同一微操作的全部地方和條件進行 或 合并 化簡 求得每個微操作的優(yōu)化邏輯函數式 最后 根據每個邏輯的函數式得到用 與非 門實現(xiàn)的各自的邏輯電路 又稱執(zhí)行邏輯 再將每個微操作執(zhí)行邏輯組合起來 就構成微操作產生部件 3 2設計舉例完成 ALU BUS FETCH V1 SOF V1 間接尋址 ADD EXE V1 ADD 3 3用PLA實現(xiàn)組合邏輯控制器 考研真題 2009年 19 相對于微程序控制器 硬布線控制器的特點是A 指令執(zhí)行的速度慢 指令功能的修改和擴展容易B 指令執(zhí)行的速度慢 指令功能的修改和擴展難C 指令執(zhí)行的速度快 指令功能的修改和擴展容易D 指令執(zhí)行的速度快 指令功能的修改和擴展難 4 微程序控制器 組合邏輯變成了存儲邏輯 從而可用類似程序設計的方法 稱微程序設計 去設計繁雜控制邏輯 以下述節(jié)拍段為例 V0 PC BUS BUS MAR CLEAR PC LA 1 C0 ADD V1 READ ALU BUS BUS PC WAIT V2 MDR BUS BUS IR V3 1 SOF 下址字段001002 4 1下址字段法 用于存放全部指令的所有微程序 它采用只讀存儲器結構 控制存儲器的字長等于微指令的長度 它的容量決定于所有微程序的總長度 它的讀出周期要求盡可能短 故一般采用雙極型只讀存儲器 其存取周期稱微周期 控制存儲器CROM AR 指微指令地址寄存器 它是控制存儲器CROM中的地址寄存器 用于存放將要讀取的微指令地址 簡稱微地址 IR 指微指令寄存器 它是控制存儲器中的數據寄存器 用于存放從控制存儲器取出的微指令 并保存到它被執(zhí)行完畢為止 微地址譯碼邏輯PLA 產生后繼微指令的地址 又稱下址 下址有3種可能 起始地址 每條機器指令所對應的一段微程序的人口地址 它由指令操作碼經PLA譯碼給出 順序地址 由微指令的下址字段給出 它不經過PLA 在微指令取出后 直接從下字址字段取得 轉移地址 由微指令的下址字段及PLA中的地址修改邏輯給出的部分地址并接而成 轉移時用轉移時用 4 2計數器法 4 3麓芯1號一看整體結構 二看指令編碼 三看微指令編碼 四看微程序舉例 MOVR0 11H 五看CROM 且實際運行 0 x0000 0 x43800001 此2行為取指令0 x0001 0 xc401c4000 x00e4 0 x000008e5 此6行為 ADDR0 R1 1e110 x00e7 0 x000060e9 微程序設計0 x00e9 0 x000048ea0 x00ec 0 x000080ee0 x00ee 0 x228800ef0 x00ef 0 x2000a0000 x00a4 0 x000008a5 此6行為 MOVR0 11H 1a0800110 x00a7 0 x000060ae 微程序設計0 x00a9 0 x000048aa0 x00ab 0 x438000af0 x00ae 0 x029000a90 x00af 0 x440400b00 x00b0 0 x431900b10 x00b1 0 x68000000end 4 4相關概念4 4 1微命令編碼 直接表示法 不譯碼法一位表示一個微命令 優(yōu)點 簡單 直觀 輸出直接用于控制 缺點 微指令字較長 CS容量大 譯碼表示法 字段譯碼法幾個微命令組成一個小組 然后通過小組譯碼器譯碼輸出 優(yōu)點 縮短字長 缺點 速度稍減 混合表示法編碼原則 相斥性的微命令盡量分在同一字段內 相容性的微命令可分在不同字段內 4 4 2微指令格式 水平型微指令一個機器周期內能同時發(fā)出多個微命令的微指令 垂直型微指令 一個機器周期內能發(fā)出 個微命令的微指令 考研真題 2012年 18 某計算機的控制器采用微程序控制方式 微指令中的操作控制字段采用字段直接編碼法 共有33個微命令 構成5個互斥類 分別包含7 3 12 5和6個微命令 則操作控制字段至少有A5位B6位C15位D33位 考研真題 2009年 44 某計算機字長16位 采用16位字長指令字結構 部分數據通路結構如圖所