三維高密度集成電路中錐形硅通孔電特.doc

參考文獻12在低頻段，(C + 2Cm )及(G + 2Gm )隨p的改變規(guī)律完全相反，如下表3.1所示，所以它們對Zdiff實部作用部分可以抵消掉。同時，在高頻工作區(qū)間，隨p增大，(LLm) 增大且(C + 2Cm )及(G + 2Gm )不斷減小。因此，隨著p的不斷提升，在低頻工作區(qū)間里，Zdiff實部基本上不發(fā)生改變，而且在高頻階段，Zdiff實部快速提升，如下圖3.8（c）中所示。另一方面，隨p增大，R和Cox1仍保持不變且(2CSi1 + CSi2) 減小，進而從式（61）及式（62）也可得出此相同結論。在整個頻段之內，(C + 2Cm )及(G + 2Gm )隨r4變化趨勢和它們隨p變化趨勢相同，如表3.1中所示。此外由于R主要由r1決定，而非由r4決定，所以R只隨r4增大緩慢減小。因此，和Sd2d1幅度情況類似，Zdiff的實部隨r4變化和它隨p變化類似，如圖3.8（c）及（d）所示。最后，分析了Si 對Zdiff的實部影響，如圖3.8（e）中所示。在低頻段內，由于此時(C + 2Cm )及(G + 2Gm )對Zdiff實部作用部分可以抵消掉，因此Zdiff的實部作用隨著Si會慢慢降低。在中頻階段，隨著Si的不斷提升，工作區(qū)間(C + 2Cm )及(G + 2Gm )增大，所以Zdiff的實部減小。在高頻段內，由于在式（62）中Cox1 (2CSi1 + CSi2) ，所以Zdiff的實部主要由Cox1決定，它不隨Si變化。所以，Zdiff的實部在高頻段內隨Si增大基本上不發(fā)生改變。3.6小結在本章節(jié)里，筆者詳細論述了SDTSV組成方式，同時組建了它的等效工作電路模型。然后用“Y”變換法對其等效電路模型進行簡化，得到等效電路參數(shù)C, Cm, G, 及Gm 。進一步用HFSS對等效電路模型Sd1d1, Sd2d1, Sc1c1, 及Sc2c1振動幅度以及相位展開了驗證調整，實驗結果顯示，當工作頻率最高達到100GHz的時候，模型運行的準確度、可靠性、有效性最好。除此之外，與TSV對比，SDTSV因為在隔離層中具有誤差作用而產生損耗。緊接著，在本章里，筆者提到了SDTSV RLCG運行指數(shù)的提取方式。實驗結果顯示，因為HFSS提取方式以及模型運算所得SDTSV RLCG運行指數(shù)在100GHz工作頻率條件下，內均匹配性能完好。因此采用的全波提取方式在差分傳輸線中非常實用。為今后3D IC里需要采用的SDTSV供應合理的設計規(guī)范，在本章里，筆者還采用了成立的等效工作電路模型的方式，分析研究了SDTSV組成以及材料參數(shù)r1, tox, p, r4和Si對它主要電磁特征指數(shù)Sd2d1振動幅度以及Zdiff實部的作用。實驗結果顯示，Sd2d1的振動幅度在低頻工作區(qū)間里，主要由R決定，而在高頻段內主要由(C + 2Cm )及(G + 2Gm )決定。同時，Zdiff的實部在低頻段內主要由R及Cox1決定，而在高頻段內主要由Cox1及(2CSi1 + CSi2) 決定，同時，Cox1發(fā)揮關鍵作用。筆者采用建立等效工作電路模型的方式，可以在SDTSV運行之前，測評它的電磁反應性能，因此能夠大大減少設計所用時間，充分提升3D IC的穩(wěn)定性。第四章 總結與展望4.1工作總結現(xiàn)如今，人們針對TSV的系統(tǒng)研究開展得如火如荼，研究的主要內容有TSV電學模型、電磁性能、噪音耦合、工藝流程、檢測模式以及TSV構造等。在本文中，筆者已有的研究成果之上，系統(tǒng)分析了SDTSV的電學特性，主要的研究成果如下：1. 隨著3D IC運行頻率的不斷提升，為了充分保障高速數(shù)據(jù)信號的穩(wěn)定性和可靠性，差分數(shù)據(jù)信號傳輸技術一般都是采用芯片高速I/O傳輸通道。在本文里，筆者詳細論述了SDTSV的組成結構，同時成立了它的等效工作模擬電路。SDTSV的組成結構與同類型的TSV非常相近，只不過它采用兩條TSV傳送差分數(shù)據(jù)信號。它外部金屬層不計可以用作抵抗外部電磁干擾的隔離層，還可以用作為內部差分傳輸線的往返電路。對比與同類型的TSV，SDTSV，它不需要添加額外的處理工藝流程，同時它還具TSV以及TSV的多種優(yōu)點。因為初始化的SDTSV等效工作電路模型的結構非常復雜，無法大規(guī)模使用，所以在本文中，采用“Y”轉化法針對它完成了簡化作用，獲得一個高效可靠的SDTSV等效工作電路模型。因為HFSS仿真模擬以及簡單化等效工作電路模型中，SDTSV S運行指數(shù)在工作頻率達到100GHz的時候，匹配性能最好。2. SDTSV RLCG運行指數(shù)不僅可以應用在理論模型中，還可以應用在全波提取中，也就是采用HFSS仿真模擬可得。在本文中，筆者詳細論述了SDTSV RLCG運行指數(shù)的提取方式。除此之外，選用的SDTSV RLCG參數(shù)指數(shù)的提取方式非常適用于多種差分傳輸線。 3. 為今后在3D IC里應用SDTSV供應實用、有效的設計規(guī)范，在本文里，筆者選用簡單處理的SDTSV等效工作電路模型，針對SDTSV的電磁作用效果展開了深入的分析。通常來說，在應用過程里，人們最關注的是SDTSV的實際耗能大小。在本文里，筆者詳細論述了內部兩條隔離層實際厚度、兩條數(shù)據(jù)信號線之間的實際距離以及襯底實際電導率對上述兩個運行指數(shù)參數(shù)的影響作用。4.2工作展望如今，TSV和3D IC正位于快速的發(fā)展崛起時期，它們的系統(tǒng)研究還不夠深入、具體，需要進一步的改革創(chuàng)新。結合我們已有的理論基礎，從長遠角度分析，我們今后的工作重點主要有如下多個方面：3D IC朝著高性能、高速率、高合成化、低能耗等多個方向不斷發(fā)展進步，與此同時，TSV組成以及其他細節(jié)方面的設計也需要有不斷的創(chuàng)新和發(fā)展。除此在外，為了充分滿足在不同使用條件以及降低成本的需求，TSV組成結構也在面向多元化、系統(tǒng)化方向不斷發(fā)展改革。新型的TSV組成結構不僅僅能夠充分提升3D IC的運行性能，還可以大大提高3D IC設計的靈活性、有效性和穩(wěn)定性。致謝本次畢業(yè)論文，是在丁老師的耐心輔導以及各種幫助下順利完成的。從論文的選題一直到最終定稿，丁老師給予了我非常多的幫助，同時提出了很多中肯、寶貴的建議。丁老師認真求實的品質，嚴謹?shù)闹螌W風格是我一生的榜樣。在此，我像他表示衷心的感謝，感謝在這段時間里對我的支持與幫助。在最后，非常感謝我的父母，感謝他們給予我的關懷、包容與支持！參考文獻1魏禎.三維高密度集成電路中錐形硅通孔電特性研究.上海交通大學碩士學位論文.2013.122Qijun Lu, Zhangming Zhu, Member, IEEE, Yintang Yang, and Ruixue Ding. Electrical Modeling and Characterization of Shield Differential Through-Silicon Vias3 John H. Lau. Evolution, challenge, and outlook of TSV, 3D IC integration and 3d silicon integration4 John H. Lau. Overview and outlook of through-silicon via (TSV) and 3D integrations5 Joohee Kim, Jun So Pak, Jonghyun Cho, Eakhwan Song, Jeonghyeon Cho, Heegon Kim, Taigon Song, Junho Lee, Hyungdong Lee, Kunwoo Park, Seungtaek Yang, Min-Suk Suh, Kwang-Yoo Byun, and Joungho Kim. High-Frequency Scalable Electrical Model and Analysis of a Through Silicon Via (TSV)6劉培生，黃金鑫，仝良玉，沈海軍，施建根.硅通孔技術的發(fā)展與挑戰(zhàn)7李文石，馬強，李波.三維集成技術的發(fā)展研究8王鳳娟.基于硅通孔(TSV)的三維集成電路(3D IC)關鍵特性分析.西安電子科技大學博士學位論文.2014.39 MOTOYOSHI M. Through-silicon via (TSV) J. Proc IEEE, 2009, 97(1): 43-48. 10 CHUA T T, HO S W, LI H Y, et al. 3D interconnection process development and integration with low stress TSV C/ 60th Electronic Components and Technology Conference. Las Vegas, USA: IEEE, 2010. 11 CHUNG K W, SHI H S, LU S T, et al. 3D stacking DRAM using TSV technology and microbump interconnect C/ International Microsystems Packaging Assembly and Circuits Technology Conference. Taipei, Taiwan: IEEE, 2010. 12 XU G W, YAN P L, XIAO C, et al. Wafer-level chip-to-wafer(C2W) integration of high-sensitivity MEMS and ICs C/ 12th International Conference on Electronic Packaging Technology & High Density Packaging. Shanghai, China: s.n., 2011.13 SAKUMA K, ANDRY P S, TSANG C K, et al. 3D chip-stacking technology with through-silicon via and low-volume lead free interconnections J. IBM J Res Dev, 2008, 52(6): 611-622.14 CHENG T Y, WANG C D, CHIOU Y P, et al. A new macro-n model for through-silicon vias on 3-D IC using conformal mapping method J. IEEE Microwave Wireless Compon Lett, 2012, 22(6): 303-305. 15 QIAN L B, ZHU Z M, YANG Y T. Through-silicon-via insertion for performance optimization in three-dimensional integrated circuits J. Microelectron J, 2012, 43(2): 128-133. 16 YOON K, KIM G, LEE W, et al. Modeling and analysis of coupling between TSVs, metal, and RDL interconnects in TSV-based 3D IC with silicon interposer C/ 11th Electronics Packaging Technology Conference. Singapore: IEEE, 2009. 17 CASSID Y C, KRAFT J, CARNIELLO S, et al. Through silicon via reliability J. Trans Device Mater Res, 2012, 12(2): 285-295. 18 LADANI L J. Numerical analysis of thermo-mechanical reliability of through silicon vias (TSVs) and solder interconnects in 3-dimensional integrated circuits J. Microelectron Eng, 2010, 87(2): 208-215.19 SUNG K J, CHOI K S, LIM B K. Solder bump maker with coining process on TSV chips for 3D packages C/ 11th International Conference on Electronic Packaging Technology and High Density Packaging. Xian, China: s.n., 2010. 20 PARES G, BRESSON N, MOREAU S, et al. Effects of stress in polysilicon via-first TSV technology C/12th Electronics Packaging Technology Conference. Singapore: IEEE, 2010. 21 POLYAKOW A, GROB T, HOVENKAMO R A, et al. Comparison of via-fabrication through-wafer electrical interconnect applications C/54th Electronic Components and Technology Conference. Las Vegas, Nevada, USA: IEEE, 2004. 22 VILLANUEVA G, PLAZA J A, SANCHEZNCHEZ A, et al. Drie based novel technique for AFM probes fabrication J. Microelectron Eng, 2007, 84(5/6/7/8): 1132-1135. 23 HOLLY R, HINGER L. Fabrication of silicon vertical taper structures using KOH anisotropic etching J. Microelectron Eng, 2006, 83(4/5/6/7/8/9): 1430 -1433. 24 RANGANATHAN N, LEE D Y, YOUHE L, et al. Influence of bosch etch process on electrical isolation of TSV structures J. IEEE Trans Compon Pack Man, 2011, 1(10): 1497-1507. 25 TANG C W, YOUNG H T, LI K M. Innovative through-silicon-via formation approach for wafer-level packaging applications J. J Micromech Microeng, 2012, 22(4): 045019. 26 RANGANATHAN N, PRASAD K, BALASUBRAMANIAN N, et al. A study of thermo-mechanical stress and its impact on through-silicon vias J. J Micromech Microeng, 2008, 18(7): 075018.27 HONG S J, JUN J H, JUNG J P, et al. Sn bumping without photoresist mould and Si dice stacking for 3-D packaging J. IEEE Trans Adv Packg, 2010, 33(4): 912-917. 28 KUO C W, TSAI H Y. Thermal stress analysis and failure mechanisms for through silicon via array C/ 6th International Conference on Microsystems, Packaging, Assembly and Circuits Technology Conference. Taipei, China: IEEE, 2011. 29 GAGNARD X, MOURIER T. Through silicon via: from the CMOS imager sensor wafer level package to the 3D integration C /18th European Workshop on Materials for Advanced Metallization. Grenoble, France: s.n., 2009. 30 LAI M F, LI S W, SHIH J Y, et al. Wafer-level three-dimensional integrated circuits (3D IC): schemes and key technologies J. Microelectron Eng, 2011, 88(11): 3282-3286. 31 WANG Q D, GUO X P, WANG H J, et al. Characteristics of high frequency and high density through silicon vias (TSVs)C /11th International Conference on Electronic Packaging Technology & High Density Packaging. Xian, China: s.n., 2010. 32 KOYANAGI M, FUKUSHIMA T, TANAKA T. High-density through silicon vias for 3-D LSIs J. Proc IEEE Int Conf IC Des Technol, 2009, 97(1): 49-59. 33 JOSEPH A J, GILLIS J D, DOHERTY M, et al. Through-silicon vias enable next-generation SiGe power amplifiers for wireless communications J. IBM J Res Dev, 2008, 52(6): 635-648. 34 PARS G, BRESSON N, MINORET S, et al. Through silicon via technology using tungsten metallization C / IEEE International Conference on IC Design & Technology. China: IEEE, 2011.34 盧啟軍.新型硅通孔（TSV）的電磁特性研究.西安電子科技大學博士學位論文35 (2013). International Technology Roadmap for Semiconductors. Online. Available: 36 Z. Xu and J.-Q. Lu, “High-speed design and broadband modeling of through-strata-vias (TSVs) in 3D integration,” IEEE Trans. Compon., Packa