集成電路的工藝分類 PPT課件

1 集成電路制造工藝分類 1 雙極型工藝 bipolar 2 MOS工藝3 BiMOS工藝 2 1 1雙極型集成電路工藝 典型的PN結(jié)隔離工藝 P1 5 3 1 1 1工藝流程 襯底準(zhǔn)備 P型 光刻n 埋層區(qū) 氧化 n 埋層區(qū)注入 清潔表面 4 1 1 1工藝流程 續(xù)1 生長n 外延 隔離氧化 光刻p 隔離區(qū) p 隔離注入 p 隔離推進(jìn) 5 1 1 1工藝流程 續(xù)2 光刻硼擴(kuò)散區(qū) 硼擴(kuò)散 氧化 6 1 1 1工藝流程 續(xù)3 光刻磷擴(kuò)散區(qū) 磷擴(kuò)散 氧化 7 1 1 1工藝流程 續(xù)4 光刻引線孔 清潔表面 8 1 1 1工藝流程 續(xù)5 蒸鍍金屬 反刻金屬 9 工藝流程 續(xù)6 鈍化 光刻鈍化窗口 后工序 10 光刻掩膜版匯總 埋層區(qū) 隔離墻 硼擴(kuò)區(qū) 磷擴(kuò)區(qū) 引線孔 金屬連線 鈍化窗口 11 外延層電極的引出 歐姆接觸電極 金屬與摻雜濃度較低的外延層相接觸易形成整流接觸 金半接觸勢壘二極管 因此 外延層電極引出處應(yīng)增加濃擴(kuò)散 12 埋層的作用 1 減小串聯(lián)電阻 集成電路中的各個電極均從上表面引出 外延層電阻率較大且路徑較長 2 減小寄生pnp晶體管的影響 第二章介紹 13 隔離的實現(xiàn) 1 P 隔離擴(kuò)散要擴(kuò)穿外延層 與p型襯底連通 因此 將n型外延層分割成若干個 島 2 P 隔離接電路最低電位 使 島 與 島 之間形成兩個背靠背的反偏二極管 14 其它雙極型集成電路工藝簡介 對通隔離 減小隔離所占面積泡發(fā)射區(qū) 減小發(fā)射區(qū)面積磷穿透擴(kuò)散 減小串聯(lián)電阻離子注入 精確控制參雜濃度和結(jié)深介質(zhì)隔離 減小漏電流 15 習(xí)題 1 1工藝流程及光刻掩膜版的作用1 3 1 識版圖1 5集成度與工藝水平的關(guān)系1 6工作電壓與材料的關(guān)系 16 1 2MOS集成電路工藝 N阱硅柵CMOS工藝 P9 11 參考P阱硅柵CMOS工藝 17 思考題 1 需要幾塊光刻掩膜版 各自的作用是什么 2 什么是局部氧化 LOCOS LocalOxidationofSilicon 3 什么是硅柵自對準(zhǔn) SelfAligned 4 N阱的作用是什么 5 NMOS和PMOS的源漏如何形成的 6 襯底電極如何向外引接 18 1 2 1主要工藝流程1 襯底準(zhǔn)備 P型單晶片 19 1 2 1主要工藝流程2 氧化 光刻N 阱 nwell 20 1 2 1主要工藝流程3 N 阱注入 N 阱推進(jìn) 退火 清潔表面 21 1 2 1主要工藝流程4 長薄氧 長氮化硅 光刻場區(qū) active反版 22 1 2 1主要工藝流程5 場區(qū)氧化 LOCOS 清潔表面 場區(qū)氧化前可做N管場區(qū)注入和P管場區(qū)注入 23 1 2 1主要工藝流程6 柵氧化 淀積多晶硅 多晶硅N 摻雜 反刻多晶 polysilicon poly 24 1 2 1主要工藝流程7 P active注入 Pplus 硅柵自對準(zhǔn) 25 1 2 1主要工藝流程8 N active注入 Nplus Pplus反版 硅柵自對準(zhǔn) 26 1 2 1主要工藝流程9 淀積BPSG 光刻接觸孔 contact 回流 27 1 2 1主要工藝流程10 蒸鍍金屬1 反刻金屬1 metal1 28 1 2 1主要工藝流程11 絕緣介質(zhì)淀積 平整化 光刻通孔 via 29 1 2 1主要工藝流程12 蒸鍍金屬2 反刻金屬2 metal2 30 1 2 1主要工藝流程13 鈍化層淀積 平整化 光刻鈍化窗孔 pad 31 1 2 2光刻掩膜版簡圖匯總 N阱 有源區(qū) 多晶 Pplus Nplus 引線孔 金屬1 通孔 金屬2 鈍化 32 1 2 3局部氧化的作用 2 減緩表面臺階 3 減小表面漏電流 1 提高場區(qū)閾值電壓 33 1 2 4硅柵自對準(zhǔn)的作用 在硅柵形成后 利用硅柵的遮蔽作用來形成MOS管的溝道區(qū) 使MOS管的溝道尺寸更精確 寄生電容更小 34 1 2 5MOS管襯底電極的引出 NMOS管和PMOS管的襯底電極都從上表面引出 由于P Sub和N阱的參雜濃度都較低 為了避免整流接觸 電極引出處必須有濃參雜區(qū) 35 1 2 6其它MOS工藝簡介 雙層多晶 易做多晶電容 多晶電阻 疊柵MOS器件 適合CMOS數(shù) 模混合電路 EEPROM等 多層金屬 便于布線 連線短 連線占面積小 適合大規(guī)模 高速CMOS電路 P阱CMOS工藝 雙阱CMOS工藝E DNMOS工藝 36 1 2 7習(xí)題 1 闡述N阱硅柵CMOS集成電路制造工藝的主要流程 說明流程中需要哪些光刻掩膜版及其作用 2 NMOS管源漏區(qū)的形成需要哪些光刻掩膜版 37 1 3BICMOS工藝簡介 雙極型工藝與MOS工藝相結(jié)合 雙極型器件與MOS型器件共存 適合模擬和數(shù) ?；旌想娐?P9 11 38 1 3 1以CMOS工藝為基礎(chǔ)的BI MOS工藝 39 1 3 2以雙極型工藝為基礎(chǔ)的BI MOS工藝 40 第二章CMOS集成電路制造工藝 41 42 形成N阱初始氧化淀積氮化硅層光刻1版 定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入 注磷 43 形成P阱在N阱區(qū)生長厚氧化層 其它區(qū)域被氮化硅層保護(hù)而不會被氧化去掉光刻膠及氮化硅層P阱離子注入 注硼 44 推阱退火驅(qū)入去掉N阱區(qū)的氧化層 45 形成場隔離區(qū)生長一層薄氧化層淀積一層氮化硅光刻場隔離區(qū) 非隔離區(qū)被光刻膠保護(hù)起來反應(yīng)離子刻蝕氮化硅場區(qū)離子注入熱生長厚的場氧化層去掉氮化硅層 形成多晶硅柵生長柵氧化層淀積多晶硅光刻多晶硅柵刻蝕多晶硅柵 46 形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層 形成側(cè)壁氧化層淀積難熔金屬Ti或Co等低溫退火 形成C 47相的TiSi2或CoSi去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火 形成低阻穩(wěn)定的TiSi2或CoSi2 47 形成N管源漏區(qū)光刻 利用光刻膠將PMOS區(qū)保護(hù)起來離子注入磷或砷 形成N管源漏區(qū)形成P管源漏區(qū)光刻 利用光刻膠將NMOS區(qū)保護(hù)起來離子注入硼 形成P管源漏區(qū) 48 形成接觸孔化學(xué)氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應(yīng)離子刻蝕磷硅玻璃 形成接觸孔 49 形成第一層金屬淀積金屬鎢 W 形成鎢塞 50 形成第一層金屬淀積金屬層 如Al Si Al Si Cu合金等光刻第一層金屬版 定義出連線圖形反應(yīng)離子刻蝕金屬層 形成互連圖形 51 形成穿通接觸孔化學(xué)氣相淀積PETEOS通過化學(xué)機械拋光進(jìn)行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層 形成穿通接觸孔形成第二層金屬淀積金屬層 如Al Si Al Si Cu合金等光刻第二層金屬版 定義出連線圖形反應(yīng)離子刻蝕 形成第二層金屬互連圖形 52 合金形成鈍化層在低溫條件下 小于300 淀積氮化硅光刻鈍化版刻蝕氮化硅 形成鈍化圖形測試 封裝 完成集成電路的制造工藝CMOS集成電路一般采用 100 晶向的硅材料 53 AA 54 第三章雙極集成電路制造工藝 55 56 制作埋層初始氧化 熱生長厚度約為500 1000nm的氧化層光刻1 版 埋層版 利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉 并去掉光刻膠進(jìn)行大劑量As 注入并退火 形成n 埋層 雙極集成電路工藝 57 生長n型外延層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進(jìn)行外延 外延層的厚度和摻雜濃度一般由器件的用途決定 58 形成橫向氧化物隔離區(qū)熱生長一層薄氧化層 厚度約50nm淀積一層氮化硅 厚度約100nm光刻2 版 場區(qū)隔離版 59 形成橫向氧化物隔離區(qū)利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層 氧化層以及一半的外延硅層刻蝕掉進(jìn)行硼離子注入 60 形成橫向氧化物隔離區(qū)去掉光刻膠 把硅片放入氧化爐氧化 形成厚的場氧化層隔離區(qū)去掉氮化硅層 61 形成基區(qū)光刻3 版 基區(qū)版 利用光刻膠將收集區(qū)遮擋住 暴露出基區(qū)基區(qū)離子注入硼 62 形成接觸孔 光刻4 版 基區(qū)接觸孔版 進(jìn)行大劑量硼離子注入刻蝕掉接觸孔中的氧化層 63 形成發(fā)射區(qū)光刻5 版 發(fā)射區(qū)版 利用光刻膠將基極接觸孔保護(hù)起來 暴露出發(fā)射極和集電極接觸孔進(jìn)行低能量 高劑量的砷離子注入 形成發(fā)射區(qū)和集電區(qū) 64 金屬化淀積金屬 一般是鋁或Al Si Pt Si合金等光刻6 版 連線版 形成金屬互連線合金 使Al與接觸孔中的硅形成良好的歐姆接觸 一般是在450 N2 H2氣氛下處理20 30分鐘形成鈍化層在低溫條件下 小于300 淀積氮化硅光刻7 版 鈍化版 刻蝕氮化硅 形成鈍化圖形 65 接觸與互連 Al是目前集成電路工藝中最常用的金屬互連材料但Al連線也存在一些比較嚴(yán)重的問題電遷移嚴(yán)重 電阻率偏高 淺結(jié)穿透等Cu連線工藝有望從根本上解決該問題IBM Motorola等已經(jīng)開發(fā)成功目前 互連線已經(jīng)占到芯片總面積的70 80 且連線的寬度越來越窄 電流密度迅速增加 66 67 68 69 70 71 72 幾個概念場區(qū)有源區(qū)柵結(jié)構(gòu)材料Al 二氧化硅結(jié)構(gòu)多晶硅 二氧化硅結(jié)構(gòu)難熔金屬硅化物 多晶硅 二氧化硅結(jié)構(gòu) 73 Salicide工藝淀積多晶硅 刻蝕并形成側(cè)壁氧化層 淀積Ti或Co等難熔金屬RTP并選擇腐蝕側(cè)壁氧化層上的金屬 最后形成Salicide結(jié)構(gòu) 74 隔離技術(shù) PN結(jié)隔離場區(qū)隔離絕緣介質(zhì)隔離溝槽隔離 75 76 77 78 LOCOS隔離工藝 79 溝槽隔離工藝 80 集成電路封裝工藝流程 81 各種封裝類型