英特爾負責Scale處理器核心設計的設計經(jīng)理黑柏(Jay.doc

Next Generation Substrate Technology Embedded Active IC前 言：英特爾負責XScale處理器核心設計的設計經(jīng)理黑柏（Jay Hebb）在2003國際固態(tài)電路會議（ISSCC）中，宣告SoC發(fā)展已死，因為要將數(shù)位邏輯、記憶體、類比等功能整合在同一晶片中，所需要的額外光罩製程過多，成本也過高，是SoC發(fā)展的最大阻力。也因為如此，System in Package (SiP)系統(tǒng)級構裝便成為先進構裝實現(xiàn)輕薄短小化之最佳選擇。以往印刷電路板技術主要是承載線路，近年來隨著SiP的發(fā)展，已成功將被動元件內(nèi)埋到基板內(nèi)，而主動元件內(nèi)埋則成為目前產(chǎn)學研積極研究之目標，藉由元件的內(nèi)埋化，可使構裝面積/體積大幅度縮小，達到電子產(chǎn)品輕薄短小化、高功能化、高速化及高密度化之需求。在基板內(nèi)埋主動元件技術發(fā)展上，美國Intel與GE 、日本Casio與CMK、德國IZM均已投入多年研發(fā); 國內(nèi)研究機構ITRI(工研院)及基板廠如PPT(全懋)也相繼積極投入研發(fā); 國內(nèi)其他廠商也均密切注意此技術之進展。工研院電子所先進微系統(tǒng)與構裝技術中心(AMPC)有鑑於基板內(nèi)埋主動元件技術如雨後春筍般的發(fā)展，特別邀請德國Fraunhofer IZM專家Andreas Ostmann、日本構裝市場分析專家Henry、國內(nèi)產(chǎn)業(yè)界專家、工研院材料所及電子所專家，針對此議題作深入探討，希望能提供與會者在基板內(nèi)埋主動元件技術研發(fā)方向的參考及產(chǎn)學研間的互動，創(chuàng)造更多的合作機制，以提升臺灣在System-in-Package 的整體能力。時 間：94年5月19日與5月20日（星期四、五）9:00至16:30地 點：工研院 9 館010會議室 (新竹縣竹東鎮(zhèn)中興路四段195號，電話03-5918062)主辦單位：工業(yè)技術研究院電子工業(yè)研究所協(xié)辦單位：先進微系統(tǒng)與構裝技術聯(lián)盟講 師 群： 講師如議程所列參加對象：電腦、通訊系統(tǒng)廠商、主機板及工業(yè)級PC廠商、IC與系統(tǒng)構裝等相關產(chǎn)業(yè)之工程師、 市場分析師、主管人員費 用：一般學員每人新臺幣5,000元，先進微系統(tǒng)與構裝技術聯(lián)盟會員則每人新臺幣 2,500 元。(含稅、講義與餐點)。僅參加單日課程者(5月19日或5月20日) 一般學員每人3,000元，聯(lián)盟會員每人1,500 元。語 言：使用英文（德國、日本講師）及中文（當?shù)刂v師）演講。報 名：請?zhí)钔讏竺硐葌髡嬷翀竺帲M用請以下列方式支付。付款方式：電匯即期支票匯票抬頭：工業(yè)技術研究院（統(tǒng)編：02750963）電匯銀行：戶名：財團法人工業(yè)技術研究院交通銀行新竹分行，帳號：036160022889（電匯方式請務必先傳真收執(zhí)聯(lián)）郵寄地址：新竹縣竹東鎮(zhèn)中興路四段195-4號14館142室 周惠珍 收報名確認：將於會前傳真上課通知確認，發(fā)票現(xiàn)場發(fā)給。報名後不克參加者，請務必於會議前一日告知；未告知者，視同參加。報 名 處：工研院電子所 周惠珍小姐 聯(lián)絡電話：03-5918062、傳真：03-58204123 / 3議程:93/05/19時 間議 題 名 稱講 師8:30 9:00Registration9:00 9:10OpeningERSO9:10 9:40The Roadmap of Advanced Packaging Technology in ERSO/ITRI陳文彥副主任ITRI/ERSO9:40 10:30The technology and application trend of Embedded active technology in Japan (A)Henry H. Utsunomiya,METI Registered Management ConsultantInterconnection Technologies, Inc.10:30 10:50Break10:50 11:40The technology and application trend of Embedded active technology in Japan (B)Henry H. Utsunomiya,11:40 12:30Chip in Substrate Packaging Technology Concept and Trend張世明經(jīng)理/ ITRI/ERSO12:30 13:30Lunch13:30 14:10Chip in Substrate Packaging Technology Process Evaluation陳裕華課長/ ITRI/ERSO14:10 15:00Advanced Packaging for Flexible Applications (A)Andreas Ostmann,德國IZM15:00 15:20Break15:20 16:10Advanced Packaging for Flexible Applications (B)Andreas Ostmann,德國IZM16:10 16:30Q & A陳文彥副主任議程:93/05/20時 間議 題 名 稱講 師8:30 9:00Registration9:00 9:10OpeningERSO9:10 10:00The Roadmap of High Performance IC呂學忠 副總經(jīng)理/威盛10:00 11:00The Roadmap of advanced IC substrate Technology in PPT許詩濱 處長/全懋精密11:00 11:30Break11:30 12:30The Technology Status of ABF Material for High Density Interconnect MarketSHIOJIRI EIJI,日本Ajinomoto12:30 13:30Lunch13:30 14:20Dielectric Material for Chip in Substrate Packaging 李宗銘經(jīng)理/ ITRI/MRL14:20 15:10Microstructures and Microvias for PCB HDI Application鄭智峰經(jīng)理/西門子15:10 15:40Break15:40 16:00Q & A陳文彥副主任報名表公司全銜聯(lián)絡人部門電話分