車載液晶顯示系統(tǒng)設(shè)計(jì) 畢業(yè)設(shè)計(jì) 電子與計(jì)算機(jī)專業(yè)畢業(yè)論文.doc

車載液晶顯示系統(tǒng)設(shè)計(jì) 41 第1章 概述1.1液晶概論1.1.1液晶發(fā)展史 液晶最早是奧地利植物學(xué)家萊尼茨爾（F.Reinitzer）于1888年發(fā)現(xiàn)的，他在測定有機(jī)物的熔點(diǎn)時，發(fā)現(xiàn)某些有機(jī)物（膽甾醇的苯甲酸脂和醋酸脂）熔化后會經(jīng)歷一個不透明的呈白色渾濁液體狀態(tài)，并發(fā)出多彩而美麗的珍珠光澤，只有繼續(xù)加熱到某一溫度才會變成透明清亮的液體。第二年，德國物理學(xué)家萊曼（O.Lehmann）使用他親自設(shè)計(jì)，在當(dāng)時作為最新式的附有加熱裝置的偏光顯微鏡對這些脂類化合物進(jìn)行了觀察。他發(fā)現(xiàn)，這類白而渾濁的液體外觀上雖然屬于液體，但卻顯示出各向異性晶體特有的雙折射性。于是萊曼將其命名為“液態(tài)晶體”，這就是“液晶”名稱的由來。 液晶是一種介于固體與液體之間，具有規(guī)則性分子排列的有機(jī)化合物，一般最常用的液晶型式為向列液晶，分子形狀為細(xì)長棒形，長寬約1nm10nm，在不同電流電場作用下，液晶分子會做規(guī)則旋轉(zhuǎn)90度排列，產(chǎn)生透光度的差別，因此在電源ON/OFF下會產(chǎn)生明暗的區(qū)別，依此原理控制每個像素，便可構(gòu)成所需圖像。液晶分子形狀子構(gòu)造 1963年，RCA公司的威利阿姆斯發(fā)現(xiàn)了用電刺激液晶時，其透光方式會改變。5年后，同一公司的哈伊盧馬以亞小組，發(fā)明了應(yīng)用此性質(zhì)的顯示裝置。這就是液晶顯示屏（Liquid Crystal Display）的開端。而當(dāng)初，液晶作為顯示屏的材料來說，是很不穩(wěn)定的。因此作為商業(yè)利用，尚存在著問題。然而，1973年，格雷教授（英國哈爾大學(xué)）發(fā)現(xiàn)了穩(wěn)定的液晶材料（聯(lián)苯系）。1976年，由SHARP公司在世界上首次，將其應(yīng)用于計(jì)算器（EL-8025）的顯示屏中，此材料目前已成為LCD材料的基礎(chǔ)。1.1.2液晶顯示原理 極間電場的驅(qū)動，引起液晶分子扭曲向列的電場效應(yīng)，以控制光源透射或遮蔽功能，在電源關(guān)開之間產(chǎn)生明暗而將影像顯示出來，若加上彩色濾光片，則可顯示彩色影像。在兩片玻璃基板上裝有配向膜，所以液晶會沿著溝槽配向，由于玻璃基板配向膜溝槽偏離90度，所以液晶分子成為扭轉(zhuǎn)型，當(dāng)玻璃基板沒有加入電場時，光線透過偏光板液晶顯示器(LCD/Liquid Crystal Display)的顯像原理，是將液晶置于兩片導(dǎo)電玻璃之間，靠兩個電跟著液晶做90度扭轉(zhuǎn)，通過下方偏光板，液晶面板顯示白色（如下圖左）；當(dāng)玻璃基板加入電場時，液晶分子產(chǎn)生配列變化，光線通過液晶分子空隙維持原方向，被下方偏光板遮蔽，光線被吸收無法透出，液晶面板顯示黑色（如下圖右）。液晶顯示器便是根據(jù)此電壓有無，使面板達(dá)到顯示效果。圖1-1液晶顯示原理圖1.1.3 液晶顯示器的特點(diǎn)液晶（Liquid Crystal）是一種介于固態(tài)和液態(tài)之間的物質(zhì)，是具有規(guī)則性分子排列的有機(jī)化合物。如果把它加熱會呈現(xiàn)透明的液體狀態(tài)，把它冷卻則會出現(xiàn)結(jié)晶顆粒的混濁固體狀態(tài)。低壓微功耗；平板型結(jié)構(gòu)；被動顯示型（無眩光，不刺激人眼，不會引起眼睛疲勞）；顯示信息量大（因?yàn)橄袼乜梢宰龅煤苄。灰子诓噬ㄔ谏V上可以非常準(zhǔn)確的復(fù)現(xiàn)）；無電磁輻射（對人體安全，利于信息保密）；長壽命（這種器件幾乎沒有什么劣化問題，因此壽命極長，但是液晶背光壽命有限，不過背光部分可以更換）。1.1.4車載液晶顯示器的優(yōu)點(diǎn)因?yàn)橐壕э@示器的優(yōu)越性能，隨著技術(shù)的發(fā)展，在大尺寸方向液晶顯示器正在挑戰(zhàn)CRT的霸主地位，而在小尺寸方面的應(yīng)用，液晶顯示器將繼續(xù)保持它的霸主地位。在車栽儀表盤等應(yīng)用方面，以前主要使用LED數(shù)碼管，目前，液晶顯示器正在逐漸的代替LED。與LED相比液晶顯示器主要有以下優(yōu)點(diǎn)：1) 功耗小。2) 顯示穩(wěn)定。3) 便于集成。4) 顯示內(nèi)容豐富。5) 體積小.6) 界面友善1.2 SMT 技術(shù)及電路板概論1.2.1 SMT技術(shù)簡介SMT英文全稱是Surface mounting technology,既表面貼裝技術(shù)。是新一代電子組裝技術(shù)，他將傳統(tǒng)電子器件的體積壓縮為原來的幾十分之一，是一種高密度組裝技術(shù)。它主要要表面貼裝元件和表面貼裝電路板支撐。表面組裝技術(shù)是當(dāng)代最先進(jìn)的電子組裝手段，實(shí)際上它是混合集成電路的衍生和發(fā)展，經(jīng)過近年來的不斷發(fā)展，該技術(shù)得到了越來越廣泛的應(yīng)用。表面組裝技術(shù)最初始于將扁平封裝器件直接焊接在基板表面的工藝上。隨之電子器件的發(fā)展和不斷改進(jìn)，電路的組裝技術(shù)也隨之不斷發(fā)展，例如有源電器經(jīng)歷了電子管、晶體管、集成電路，大規(guī)模集成電路的發(fā)展過程。無源電器也經(jīng)歷了有小型化到微型化的發(fā)展過程。與此相應(yīng)的表面組裝技術(shù)則經(jīng)歷了由手工聯(lián)裝，半自動化插裝自動插裝直至表面組裝的演變過程。由此可見電子元件的不斷縮小促進(jìn)了組裝技術(shù)的發(fā)展而組裝密度提高的同時又對元件提出更高的要求。其發(fā)展大致可分為三個階段：第一階段大約在1970-1975年，這一階段主要目標(biāo)是微小型化，表面組裝元件主要用于混合集成電路、石英表和計(jì)算器。第二階段為1976-1780年，這一階段的主要目標(biāo)是減少電子產(chǎn)品的單位體積，提高電路功能，主要用于攝像機(jī)、錄像機(jī)電子照相機(jī)等在這一段時期內(nèi)元件的組裝工藝和支持材料逐漸成熟，為表面組裝技術(shù)進(jìn)一步發(fā)展奠定了基礎(chǔ)。第三階段為1980至今，主要目標(biāo)是大力發(fā)展組裝設(shè)備，降低產(chǎn)品的成本，提高點(diǎn)資產(chǎn)片的性能價格比。 目前世界上發(fā)達(dá)國家片式化率已達(dá)到70%以上，全世界平均片式化率也達(dá)到了40%，而我國98年的片式化率為20%，僅為世界平均水平的一半。SMT技術(shù)標(biāo)志著一個國家電子工業(yè)水平的高低我國在這方面與發(fā)達(dá)國家還有一定差距。與傳統(tǒng)的電子組裝技術(shù)相比它主要有以下的優(yōu)點(diǎn)：1） 表面貼裝技術(shù)在電子線路設(shè)計(jì)上會較為快捷，而且會減少線路在運(yùn)作上的互相擾。 2） 面貼裝之組件其體積細(xì)小，所以對比于插裝組件擺放在電路板上所占之面積可大為縮小，這樣可大為減小電路板在生產(chǎn)時的成本。 3） 面貼裝技術(shù)在生產(chǎn)線上從放置錫膏，擺放組件和焊接等工序都可以全自動化操作。因此在生產(chǎn)速度上可靠性，精確度和品質(zhì)上都比傳統(tǒng)通插孔裝技術(shù)大為改善。 4） 面貼裝技術(shù)在電子線路上亦能大為改善其線路運(yùn)作性能，特別是對于一些高 頻仿真線路，數(shù)碼線路，高噪音和微波線路等。5） 表面貼裝技術(shù)易于實(shí)現(xiàn)自動化，提高生產(chǎn)率。 1.2.2 電路板簡介 PCB（Printed Circuit Board）中文稱為印刷電路板，是電子產(chǎn)品的重要部件之一。幾乎每種電子設(shè)備，小到電子手表，計(jì)算器，大到計(jì)算機(jī)，通訊電子設(shè)備，軍用武器系統(tǒng)，我們就稱這種PCB叫作單面板（Single-sided）。因?yàn)閱蚊姘逶谠O(shè)計(jì)線路上有許多嚴(yán)格的限制（因?yàn)橹挥幸幻?，布線間不能交叉而必須繞獨(dú)自的路徑），所以只有早期的電路才使用這類的板子。 雙面板（Double-SidedBoards） 這種電路板的兩面都有布線。不過要用上兩面的導(dǎo)線，必須要在兩面間有適當(dāng)?shù)碾娐愤B接才行。這種電路間的橋梁叫做導(dǎo)孔（via）。導(dǎo)孔是在PCB上，充滿或涂上金屬的小洞，它可以與兩面的導(dǎo)線相連接。因?yàn)殡p面板的面積比單面板大了一倍，而且因?yàn)椴季€可以互相交錯（可以繞到另一面），它更適合用在比單面板更復(fù)雜的電路上。 多層板（Multi-LayerBoards） 為了增加可以布線的面積，多層板用上了更多單或雙面的布線板。多層板使用數(shù)片雙面板，并在每層板間放進(jìn)一層絕緣層后黏牢（壓合）。板子的層數(shù)就代表了有幾層獨(dú)立的布線層，通常層數(shù)都是偶數(shù)，并且包含最外側(cè)的兩層。大部分的主機(jī)板都是4到8層的結(jié)構(gòu)，不過技術(shù)上可以做到近100層的PCB板。大型的超級計(jì)算機(jī)大多使用相當(dāng)多層的主機(jī)板，不過因?yàn)檫@類計(jì)算機(jī)已經(jīng)可以用許多普通計(jì)算機(jī)的集群代替，超多層板已經(jīng)漸漸不被使用了。因?yàn)镻CB中的各層都緊密的結(jié)合，一般不太容易看出實(shí)際數(shù)目，不過如果您仔細(xì)觀察主機(jī)板，也許可以看出來。 我們剛剛提到的導(dǎo)孔（via），如果應(yīng)用在雙面板上，那么一定都是打穿整個板子。不過在多層板當(dāng)中，如果您只想連接其中一些線路，那么導(dǎo)孔可能會浪費(fèi)一些其它層的線路空間。埋孔（Buriedvias）和盲孔（Blindvias）技術(shù)可以避免這個問題，因?yàn)樗鼈冎淮┩钙渲袔讓?。盲孔是將幾層?nèi)部PCB與表面PCB連接，不須穿透整個板子。埋孔則只連接內(nèi)部的PCB，所以光是從表面是看不出來的。 在多層板PCB中，整層都直接連接上地線與電源。所以我們將各層分類為信號層（Signal），電源層（Power）或是地線層（Ground）。如果PCB上的零件需要不同的電源供應(yīng)，通常這類PCB會有兩層以上的電源與電線層。1.3 VHDL 1.3.1 VHDL語言簡介VHDL的全文是Very-High-Speed Integrated Circuit Hardware Description Language,生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版）之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。1993年，IEEE對VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本，（簡稱93版）?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。有專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口）和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對一個設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直調(diào)用這個實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。 （1）與其他的硬件描述語言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （2）VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時可對設(shè)計(jì)進(jìn)行仿真模擬。 （3）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實(shí)現(xiàn),并自動的把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級網(wǎng)表。 （4）對VHDL完成的一個確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)HDL對設(shè)計(jì)的描述具有相對獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。1.3.2 VHDL的開發(fā)流程 用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程為：1）文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件2）能仿真：將文件調(diào)入HDL仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確 （也叫前仿真，對簡單的設(shè)計(jì)可以跳過這一步，只在布線完成以后，進(jìn)行時序仿真）3）輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡的布爾表達(dá)式信號的連接關(guān)系。邏輯綜合軟件會生成.edf（edif）的EDA工業(yè)標(biāo)準(zhǔn)文件4）布局布線：將.edf文件調(diào)入PLD廠家提供的軟件中進(jìn)行布線，即把設(shè)計(jì)好的邏輯安放 到PLD/FPGA內(nèi)5）時序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗(yàn)證電路的時序。（也叫后仿真）6.）編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中1.4 可編程器件原理簡介PLD是可編程邏輯器件（Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programable Gate Array）的簡稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。當(dāng)今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應(yīng)用的社會。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)?？删幊唐骷饕袃煞N結(jié)構(gòu)如下：1.4.1 基于乘積項(xiàng)（Product-Term）的PLD結(jié)構(gòu)采用這種結(jié)構(gòu)的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工藝）,Xilinx的XC9500系列（Flash工藝）和Lattice,Cypress的大部分產(chǎn)品（EEPROM工藝）我們先看一下這種PLD的總體結(jié)構(gòu)（以MAX7000為例，其他型號的結(jié)構(gòu)與此都非常相似）： 圖1-2 乘積項(xiàng)結(jié)構(gòu)這種 PLD可分為三塊結(jié)構(gòu)：宏單元（Marocell），可編程連線（PIA）和I/O控制塊。 宏單元是PLD的基本結(jié)構(gòu)，由它來實(shí)現(xiàn)基本的邏輯功能。圖1中蘭色部分是多個宏單元的集合（因?yàn)楹陠卧^多，沒有一一畫出）。可編程連線負(fù)責(zé)信號傳遞，連接所有的宏單元。I/O控制塊負(fù)責(zé)輸入輸出的電氣特性控制，比如可以設(shè)定集電極開路輸出，擺率控制，三態(tài)輸出等。 圖1 左上的INPUT/GCLK1，INPUT/GCLRn,INPUT/OE1,INPUT/OE2 是全局時鐘，清零和輸出使能信號，這幾個信號有專用連線與PLD中每個宏單元相連，信號到每個宏單元的延時相同并且延時最短。左側(cè)是乘積項(xiàng)陣列，實(shí)際就是一個與或陣列，每一個交叉點(diǎn)都是一個可編程熔絲，如果導(dǎo)通就是實(shí)現(xiàn)“與”邏輯。后面的乘積項(xiàng)選擇矩陣是一個“或”陣列。兩者一起完成組合邏輯。圖右側(cè)是一個可編程D觸發(fā)器，它的時鐘，清零輸入都可以編程選擇，可以使用專用的全局清零和全局時鐘，也可以使用內(nèi)部邏輯（乘積項(xiàng)陣列）產(chǎn)生的時鐘和清零。如果不需要觸發(fā)器，也可以將此觸發(fā)器旁路，信號直接輸給PIA或輸出到I/O腳。1.4.2乘積項(xiàng)結(jié)構(gòu)PLD的邏輯實(shí)現(xiàn)原理 下面我們以一個簡單的電路為例,具體說明PLD是如何利用以上結(jié)構(gòu)實(shí)現(xiàn)邏輯的，電路如下圖1-4： 宏單元的具體結(jié)構(gòu)見下圖1-3： 圖1-3 宏結(jié)構(gòu) 圖1-4 邏輯結(jié)構(gòu)原理圖 假設(shè)組合邏輯的輸出(AND3的輸出)為f，則f=(A+B)*C*(!D)=A*C*!D +B*C*!D ( 我們以表示D的“非”)PLD將以下面的方式來實(shí)現(xiàn)組合邏輯f: 圖1-5 組合邏輯實(shí)現(xiàn)原理圖 A,B,C,D由PLD芯片的管腳輸入后進(jìn)入可編程連線陣列（PIA)，在內(nèi)部會產(chǎn)生A,A反,B,B反,C,C反,D,D反8個輸出。圖中每一個叉表示相連（可編程熔絲導(dǎo)通），所以得到：f= f1 + f2 = (A*C*!D) + (B*C*!D) 。這樣組合邏輯就實(shí)現(xiàn)了。 圖3電路中D觸發(fā)器的實(shí)現(xiàn)比較簡單，直接利用宏單元中的可編程D觸發(fā)器來實(shí)現(xiàn)。時鐘信號CLK由I/O腳輸入后進(jìn)入芯片內(nèi)部的全局時鐘專用通道，直接連接到可編程觸發(fā)器的時鐘端?？删幊逃|發(fā)器的輸出與I/O腳相連，把結(jié)果輸出到芯片管腳。這樣PLD就完成了圖3所示電路的功能。（以上這些步驟都是由軟件自動完成的，不需要人為干預(yù)）1.4.3 查找表（Look-Up-Table）的原理與結(jié)構(gòu) 采用這種結(jié)構(gòu)的PLD芯片我們也可以稱之為FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表（Look-Up-Table)簡稱為LUT，LUT本質(zhì)上就是一個RAM。 目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16x1的RAM。 當(dāng)用戶通過原理圖或HDL語言描述了一個邏輯電路以后，PLD/FPGA開發(fā)軟件會自動計(jì)算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM,這樣，每輸入一個信號進(jìn)行邏輯運(yùn)算就等于輸入一個地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。下面是一個4輸入與門的例子，實(shí)際邏輯電路LUT的實(shí)現(xiàn)方式a,b,c,d 輸入邏輯輸出地址RAM中存儲的內(nèi)容00000000000001000010.0.01111111111圖1-6 查找表實(shí)現(xiàn)示例1.4.4 基于查找表（LUT）的FPGA的結(jié)構(gòu) 我們看一看xilinx Spartan-II的內(nèi)部結(jié)構(gòu)，如下圖： 圖1-7 xilinx Spartan-II 芯片內(nèi)部結(jié)構(gòu) 圖1-8 Slices結(jié)構(gòu) Spartan-II主要包括CLBs，I/O塊，RAM塊和可編程連線（未表示出）。在spartan-II中，一個CLB包括2個Slices,每個slices包括兩個LUT，兩個觸發(fā)器和相關(guān)邏輯。 Slices可以看成是SpartanII實(shí)現(xiàn)邏輯的最基本結(jié)構(gòu)。altera的FLEX/ACEX等芯片的結(jié)構(gòu)如圖1-9：圖1-9 altera FLEX/ACEX 芯片的內(nèi)部結(jié)構(gòu)圖1-10 邏輯單元（LE）內(nèi)部結(jié)構(gòu) FLEX/ACEX的結(jié)構(gòu)主要包括LAB，I/O塊，RAM塊（未表示出）和可編程行/列連線。在FLEX/ACEX中，一個LAB包括8個邏輯單元（LE）,每個LE包括一個LUT，一個觸發(fā)器和相關(guān)的相關(guān)邏輯。LE是FLEX/ACEX芯片實(shí)現(xiàn)邏輯的最基本結(jié)構(gòu)。1.4.5 查找表結(jié)構(gòu)的FPGA邏輯實(shí)現(xiàn)原理我們還是以這個電路的為例：圖1-11 FPGA實(shí)現(xiàn)原理 A,B,C,D由FPGA芯片的管腳輸入后進(jìn)入可編程連線，然后作為地址線連到到LUT，LUT中已經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過地址查找到相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實(shí)現(xiàn)了。 該電路中D觸發(fā)器是直接利用LUT后面D觸發(fā)器來實(shí)現(xiàn)。時鐘信號CLK由I/O腳輸入后進(jìn)入芯片內(nèi)部的時鐘專用通道，直接連接到觸發(fā)器的時鐘端。觸發(fā)器的輸出與I/O腳相連，把結(jié)果輸出到芯片管腳。這樣PLD就完成了圖3所示電路的功能。（以上這些步驟都是由軟件自動完成的，不需要人為干預(yù)）。這個電路是一個很簡單的例子，只需要一個LUT加上一個觸發(fā)器就可以完成。對于一個LUT無法完成的的電路，就需要通過進(jìn)位邏輯將多個單元相連，這樣FPGA就可以實(shí)現(xiàn)復(fù)雜的邏輯。 由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會丟失，一定需要外加一片專用配置芯片，在上電的時候，由這個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作，由于配置時間很短，不會影響系統(tǒng)正常工作。 也有少數(shù)FPGA采用反熔絲或Flash工藝，對這種FPGA，就不需要外加專用的配置芯片。第2章 驅(qū)動原理滿足基本條件，以及這些基本條件如何完成顯示要求，達(dá)到顯示的目的即所謂的驅(qū)動原理。液晶顯示器件驅(qū)動方式多種多樣，主要可以分為：直接驅(qū)動，有源驅(qū)動法，射束驅(qū)動法，存儲類、鐵電液晶驅(qū)動法，彩色液晶驅(qū)動法等。本文主要討論直接驅(qū)動發(fā)中的筆段驅(qū)動和圖形驅(qū)動法。直接驅(qū)動是指驅(qū)動電壓直接加于像素電極上，是液晶顯示直接對應(yīng)于所施驅(qū)動電壓信號的一種驅(qū)動電壓信號，故稱其為直接驅(qū)動法。這也是應(yīng)用最廣的一種驅(qū)動方式，廣泛用于TN,STN,FLC,DS,GH等多種類型的液晶器件。按尋址方式的不同直接驅(qū)動分為靜態(tài)驅(qū)動和動態(tài)驅(qū)動兩種。下面討論這兩種驅(qū)動方式。 2.1 靜態(tài)驅(qū)動法靜態(tài)驅(qū)動就是指在像素的前后電極上施加電壓信號時則呈顯示狀態(tài)，不施加電壓信號則呈非顯示狀態(tài)。在相對應(yīng)的一對電極間連續(xù)外加電場或不外加電場。如下圖所示 圖2-1 LCD靜態(tài)驅(qū)動示意圖 液晶顯示不宜施加直流電壓，故靜態(tài)法施加到電極上的應(yīng)該是交流電壓。液晶非常適合數(shù)字電路的驅(qū)動，因此數(shù)字電路構(gòu)成的驅(qū)動器也易于集成以及和控制器相接。數(shù)字交流驅(qū)動可以通過一個異或門來實(shí)現(xiàn)，下面是電路原理圖 圖2-2 驅(qū)動電路原理圖由上圖可以看出輸入端是控制端，當(dāng)控制端為低時，異或門輸出端與輸入端同相，因此,加在LCD兩端的電壓為0.當(dāng)A為高時，異或門輸出端信號與B反相，因此加在LCD兩端的電壓為高，并且每個周期反向一次，其周期與B端的輸入信號周期相同。真值表如下表：表2-1 驅(qū)動真值表序號控制端輸入信號輸出端1 00 02 10 130 1 141 1 0在圖形顯示或者靜態(tài)顯示中，我們在每個像素上接一個電極，每個電極作為一個控制端，只需要控制這些端就可以控制液晶顯示器件的工作 圖 2-3 靜態(tài)波形2.2 動態(tài)驅(qū)動法 動態(tài)驅(qū)動也稱為時間分割法，也稱為多路驅(qū)動法。當(dāng)液晶顯示器件上顯示像素眾多時，如點(diǎn)陣型液晶顯示器件，為了節(jié)省龐大的硬件驅(qū)動電路，在液晶顯示器件電極的制作與排列上作了加工，實(shí)施了矩陣型的結(jié)構(gòu)，即把水平一組顯示像素的背電極都連在一起引出，稱之為行電極，把縱向一組顯示像素的段電極都連接起來一起引出，稱之為列電極。在液晶顯示器上每一個顯示像素都由其所在的列與行的位置唯一確定。在驅(qū)動方式上相應(yīng)地采用了類同于CRT的光柵掃描方法。液晶顯示的動態(tài)驅(qū)動法是循環(huán)地給行電極施加選擇脈沖，同時所有為顯示數(shù)據(jù)的列電極給出相應(yīng)的選擇或非選擇的驅(qū)動脈沖，從而實(shí)現(xiàn)某行所有顯示像素的顯示功能，這種行掃描是逐行順序進(jìn)行的，循環(huán)周期很短，使得液晶顯示屏上呈現(xiàn)出穩(wěn)定的圖象。我們把液晶顯示的掃描驅(qū)動方式稱為動態(tài)驅(qū)動法.本文只討論筆段液晶顯示器的驅(qū)動。目前，大多數(shù)的芯片采用六級驅(qū)動，我們以六級驅(qū)動原理下所示： 圖2-4 六級偏壓的電路原理圖為了獲得較大的驅(qū)動電流，驅(qū)動電壓的穩(wěn)定，每個電壓輸出端接了一個電壓跟隨器。六級電平驅(qū)動時，給于COM電極和SEG電極的電平表：表2-2 顯示電平對應(yīng)表正極性幀（+）負(fù)極性幀（-）掃描電極COM選通V1V6非選通V5V2信號電極SEG選通V6V1非選通V4V3以下是六級驅(qū)動的波形圖：圖2-5 六級驅(qū)動波形 第3章 電路設(shè)計(jì) 3.1系統(tǒng)功能 本文設(shè)計(jì)的車載液晶顯示系統(tǒng)主要由四大部分組成：主控制電路，驅(qū)動電路，看門狗電路和時間電路，語音電路以及外設(shè)電路。 本文設(shè)計(jì)的顯示電路系統(tǒng)主要包括驅(qū)動電路，主控制電路，語音電路，看門狗電路，以及必要的外設(shè)及擴(kuò)展接口。下面分別介紹各部分電路的原理及功能。其系統(tǒng)結(jié)構(gòu)圖如下：圖3-1 電路系統(tǒng)結(jié)構(gòu)圖在本文中選擇的車載液晶屏幕如下圖所示： 圖3-2 車載液晶屏幕由上圖可以看出，顯示元素主要包括（描述順序由上到下，從左到右）：里程、速度、溫度、星期、時間設(shè)定、背光源狀態(tài)、時間、油量、語音提示狀態(tài)、廣播狀態(tài)、油量狀態(tài)、安全駕駛提示狀態(tài)、報(bào)警提示。該屏幕采用3*3電極排布，如圖 圖3-3 3*3電極連接圖 里程由六位八制組成，單位為千米，標(biāo)志為S。里程是用來指示車輛所行駛的總里程，可以依此來衡量車的壽命。 速度有三位八字組成，單位為千米，標(biāo)志為V，用來指示當(dāng)前行駛速度。顯示的數(shù)據(jù)由本文設(shè)計(jì)的電路接口從外部獲得。 溫度由兩位八字組成，前面有一個符號標(biāo)志。溫度標(biāo)志是TEM，單位為攝氏度。溫度用來指示車內(nèi)的溫度，溫度數(shù)據(jù)可以通過電路接口從外部傳感器獲得。 星期用來指示當(dāng)天的日期，每個標(biāo)志由該星期的前兩個英文字母表示。星期的數(shù)據(jù)通過主控制器從時間芯片中讀出。星期的顯示是通過可編程邏輯器件驅(qū)動的。 時間日期顯示包括年、月、日、時、分、上午、下午。其中時間的顯示格式是可選擇的，顯示有兩種方式24小時制或12小時制?？梢酝ㄟ^時間芯片（X1205）內(nèi)的寄存器設(shè)置。時間和日期數(shù)據(jù)通過IIC總線從X1205中讀出。時間設(shè)定標(biāo)志是TIMESET，可以通過和鍵盤的配合設(shè)置時間和日期。背光源（LIGHT）指示當(dāng)前背光源狀態(tài)。語音（VOICE）指示當(dāng)前的語音提示功能開放或者關(guān)閉狀態(tài)。通過按鍵可以設(shè)置。廣播（RADIO）指示當(dāng)前的廣播的狀態(tài)，開啟還是關(guān)閉。報(bào)警（ALARM）為報(bào)警狀態(tài)，顯示為允許保警，非顯示為不允許報(bào)警。該狀態(tài)位可以在時間芯片中設(shè)置。CD用來指示當(dāng)前音樂狀態(tài)，顯示時表示正在播放，不顯示時表示停止播放。AIRCON用來表示車內(nèi)空調(diào)的狀態(tài)，當(dāng)它顯示時表示空調(diào)開放中，當(dāng)它不顯示時，表示不工作狀態(tài)。CPU是本電路系統(tǒng)的主控制器電路部分。它有AT89C52及其必要的附件如晶振，鎖存器，譯碼器等元件。CPU部分是系統(tǒng)的心臟，負(fù)責(zé)整個系統(tǒng)的協(xié)同工作。WATCHDOG-TIM字電路由看門狗電路和時間電路組成?？撮T狗其實(shí)就是一塊X5045，時間芯片是X1025?？撮T狗負(fù)責(zé)監(jiān)視CPU電路的穩(wěn)定工作，防止程序跑飛或者死機(jī)，并擋負(fù)起存儲中要數(shù)據(jù)的任務(wù)，因?yàn)槠鋬?nèi)部有EEPROM存儲器，這樣就起到了防止數(shù)據(jù)丟失的作用。時間芯片提供系統(tǒng)所需的時間日期數(shù)據(jù)，還能提供一個時間中斷。它們都是通過串行接口與CPU相連的。驅(qū)動電路包括兩大部分：筆段驅(qū)動電路和圖形驅(qū)動電路。筆段驅(qū)動芯片包括ICM7231和ICM7232，其中ICM7231是并行的接口，ICM7232是串行的接口，并行接口用來驅(qū)動速度要求較高的顯示如速度，時間中的分鐘顯示等，串行接口用來顯示速度要求低的顯示，如日期油量等顯示。圖形顯示驅(qū)動起由可編程器件設(shè)計(jì)的專用于本系統(tǒng)的驅(qū)動器。圖形驅(qū)動器共十六個輸出口，每個輸出口對應(yīng)一個圖象象素。它通過并行口與驅(qū)動器相連。外設(shè)電路主要包括必要的支持電路，如鍵盤，穩(wěn)壓電源等。3.2驅(qū)動電路設(shè)計(jì)3.2.1筆段驅(qū)動電路 驅(qū)動電路主要功能是驅(qū)動液晶顯示屏，控制屏幕的顯示內(nèi)容及動作。該控制電路主要由兩個ICM7231芯片,一個ICM7232串行芯片，一個可編程芯片EPM7032組成。ICM7231是并行接口芯片，而ICM7232是串行接口芯片，二者的功能是一樣的，只是ICM7232把并行改成了串行口，把多出來的引腳改為輸出口，這樣可以既減少控制線，又增加了輸出端口，從而簡化了設(shè)計(jì)電路。因?yàn)榇锌诒炔⑿锌谒俣嚷亩?，為了滿足速度的要求，在電路設(shè)計(jì)中，用串行口驅(qū)動那些數(shù)據(jù)改變頻率低的位，用并行口來驅(qū)動那些高速的數(shù)據(jù)位。 ICM7231是8位九段數(shù)字的1/3占空比的液晶顯示驅(qū)動器。它的時序產(chǎn)生器在上電后立即工作，產(chǎn)生芯片所需的工作時鐘。在接口部具有6位顯示數(shù)據(jù)鎖存器和3位的地址鎖存起器。顯示數(shù)據(jù)為6位并行的BD0-BD3，AN2，AN1，其中BD0-BD3為數(shù)據(jù)代碼，AN1，AN2為指示段的代碼。A2-A0用一選擇所要顯示的的位，在接口部還有/CS片選端。輸入鎖存器的輸出將通過譯碼器譯碼寫入到輸出鎖存器中的一組。驅(qū)動部分包括行驅(qū)動和列驅(qū)動。行驅(qū)動有三輸出COM1，COM2，COM3，用以完成三路行驅(qū)動；段驅(qū)動有8路組輸出IX，IY，IZ，每組輸出驅(qū)動一位，共驅(qū)動8位。它還有偏壓電路輸入端VDISP，用來提供液晶顯示驅(qū)動電壓。 圖3-4ICM7231有引腳圖 圖3-5 ICM7232引腳圖 圖3-6 ICM7231功能圖圖3-7 ICM7231的時序圖 ICM7232是十位九段1/3占空比的串行液晶驅(qū)動器。它的各項(xiàng)功能與ICM7231相同，僅是將并行口改為串行口，節(jié)約的口用來做位驅(qū)動。 ICM7232功能圖如下：圖3-8 ICM7232功能圖 圖3-9 ICM7232時序 ICM7231和ICM7232驅(qū)動的8字都是3*3排布的電極如下圖所示： 圖3-10 3*3電極排布圖通過排布圖可以得到他們的真值表,如下示: 表3-1 ICM7231輸入與顯示對應(yīng)表 3.2.2 圖形驅(qū)動器設(shè)計(jì)市場上沒有合適的專用圖形控制，為了滿足設(shè)計(jì)要求，我們使用EPM7032如3-12示?？删幊踢壿嬈骷≒LD）來設(shè)計(jì)一個專用驅(qū)動器來構(gòu)成我們的液晶圖形驅(qū)動器.在該論文中,我們使用了ALTERA公司的EPM7032器件及其開發(fā)工具M(jìn)AX + PLUS II 軟件，用VHDL(硬件描述語言)進(jìn)行描述。該設(shè)計(jì)使用并行接口，八個輸入數(shù)據(jù)口（D0-D7），一個片選端(cs)一個鎖存端口（clk）,二個地址端(A0，A1),十六個輸出口（QD）,一個背電極輸入口（BP）.該可編程器件具有在現(xiàn)場可編程，這樣有利于以后的功能擴(kuò)展，有很大的靈活性。 一個鎖存口（clk）,二個地址端(A0，A1),十六個輸出口（QD）,一個背電極輸入口（BP）.該可編程器件具有在現(xiàn)場可編程，這樣有利于以后的功能擴(kuò)展，有很大的靈活性。 圖3-11 EPM7032外形圖 圖3-12 驅(qū)動電路原理圖 當(dāng)片選端有效時，十六位數(shù)據(jù)通過八位數(shù)據(jù)口（D）分兩次瑣存到內(nèi)部的寄存器中，分別去控制十六個圖象像素。VHDL語言描述如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LCD ISPORT( CS,CLK,BP : IN STD_LOGIC; DATA: INSTD_LOGIC_VECTOR(0 TO 7); ADR : INSTD_LOGIC_VECTOR(1 downto 0); QD: OUTSTD_LOGIC_VECTOR(0 TO 15) );END LCD ;ARCHITECTURE LATCH1 OF LCD ISSIGNAL MQ : STD_LOGIC_VECTOR(0 TO 15);BEGIN PROCESS(CLK)BEGIN IF CLKEVENT AND CLK=1THEN IF CS=0 AND ADR=00THEN MQ(0 TO 7)=DATA; ELSIF CS=0 AND ADR=01THEN MQ(8 TO 15)=DATA; END IF; END IF ;END PROCESS ; QD=MQXORBP&BP&BP&BP&BP&BP&BP&BP&BP&BP&BP&BP&BP&BP&BP&BP; END LATCH1;使用Max+plus II軟件仿真，獲得仿真波形如下： 圖3-13 圖形控制器仿真波形圖器件的引腳分配表如下：33N.C. = No Connect. This pin has no internal connection to the device.VCC = Dedicated power pin, which MUST be connected to VCC.GND = Dedicated ground pin or unused dedicated input, which MUST be connected to GND.RESERVED = Unused I/O pin, which MUST be left unconnected.-CHIP lcd ASSIGNED TO AN EPM7032QC44-7QD0 : 1QD2 : 2QD3 : 3GND : 4QD4 : 5QD5 : 6QD6 : 7QD7 : 8VCC : 9ADR1 : 10BP : 11DATA0 : 12DATA1 : 13DATA2 : 14DATA3 : 15GND : 16VCC : 17DATA4 : 18DATA5 : 19RESERVED : 20DATA6 : 21DATA7 : 22QD8 : 23GND : 24QD9 : 25QD10 : 26QD11 : 27QD12 : 28VCC : 29QD13 : 30QD14 : 31QD15 : 32QD1 : 33RESERVED : 34CS : 35GND : 36CLK : 37GND : 38GND : 39GND : 40VCC : 41ADR0 : 42RESERVED : 43RESERVED : 44 3.3 主控制器電路 在主控制器電路中，我們選擇了ATMEL公司的AT89C52單片，因?yàn)槠鋬?nèi)部集成了程序存儲器，這樣可以簡化電路，縮小電路板尺寸，提高系統(tǒng)穩(wěn)定性。顯示屏上的時間，語言功能可以通過該電路直接提供，要顯示的速度、溫度、油量等數(shù)據(jù)可以通過該電路的擴(kuò)展口讀入。其電路原理圖如下： 圖3-14 主控制電路原理圖2. 4看門狗電路和時間電路 硬件看門狗技術(shù)就是為防止CPU因外界強(qiáng)干擾的影響，造成程序跑飛導(dǎo)致系統(tǒng)死鎖而設(shè)計(jì)的一種電路。系統(tǒng)中為CPU專門設(shè)計(jì)有硬件看門狗電路，當(dāng)程序正常運(yùn)行時，看門狗電路進(jìn)行周期性復(fù)位，當(dāng)出現(xiàn)程序跑飛而軟件陷阱未能及時捕捉并處理而造成系統(tǒng)死鎖，則看門狗電路無法得到復(fù)位信號，看門狗電路會產(chǎn)生CPU硬件復(fù)位信號，使系統(tǒng)復(fù)位重新起動，恢復(fù)運(yùn)行。由于外部的干擾，單片機(jī)可能出現(xiàn)意外的情況，例如死機(jī)，數(shù)據(jù)丟失等?？磦児冯娐肪蜑榱朔乐惯@種情況的發(fā)生或者發(fā)生后采取補(bǔ)救措施而設(shè)計(jì)的電路。我們選擇的是XICOR公司的x4045芯片。下面是X4025的引腳排部圖，如下所示： 圖3-15 X5043/445外形圖 25045是美國Xicor公司生產(chǎn)的EEPROM器件,它集多種功能于一體,性價比較高。25045是把微處理器外圍器件最基本的三種功能:看門狗定時器、復(fù)位控制和EEPROM集成在單個8引腳封裝的CMOS器件內(nèi),將電源監(jiān)控和看門狗功能與高速、三線、非易失性存儲器組合在一起,從而很大程度上降低了系統(tǒng)成本對電路板空間的要求?？撮T狗定時器對微處理器提供了獨(dú)立的保護(hù)系統(tǒng),一旦出現(xiàn)故障,在已選擇的超時之后,RESET作出響應(yīng);Vcc檢測電路可使系統(tǒng)免受電壓低狀況的影響,當(dāng)降到最小工作電壓以下時,系統(tǒng)復(fù)位,直到Vcc返回到穩(wěn)定為止;其存儲器部分是4096位串行EEPROM,具有簡單的三線總線工作的串行外設(shè)接口SPI(serial perpheral interface);它利用了Xicor公司的Direct Write TM專利技術(shù),提供不少于100000次的使用期限和最小100年的數(shù)據(jù)保存期。除此之外,它還具有以下一些基本特點(diǎn):(1) 低電源電壓檢測以及直至Vcc=1復(fù)位信號有效;(2) 數(shù)據(jù)傳送速率快,時鐘速率為1MHz;(3) 5128位串行EEPROM,4字節(jié)頁方式(4) 采用低功耗CMOS工藝,具有10等待電流和3工作電流;(5) 工作電源范圍寬為2.75.5;(6) 塊鎖定(block lock),保護(hù)1/4、1/2或所有的EEPROM陣列;(7) 片內(nèi)異常事件寫保護(hù)(上電、掉電寫保護(hù)和提供寫鎖存)。該芯片具有簡單的SPI總線接口，和內(nèi)部非揮發(fā)存儲器。這樣主控制器可以把一些關(guān)鍵的數(shù)據(jù)存到X5045的存儲器中，即使發(fā)生意外情況也可以恢復(fù)，保證系統(tǒng)正常運(yùn)行。下面是它的外形圖及起結(jié)構(gòu)圖： 圖3-16 X5045結(jié)構(gòu)圖/CS/WDI端是片選端只有該端為低