數(shù)字電路 練習(xí)題 部分答案.pdf

一 填空 1 數(shù)制變換 a 將十進(jìn)制數(shù) 175 轉(zhuǎn)換成二進(jìn)制數(shù)為 10101111 十六進(jìn)制為 AF 八進(jìn)制為 257 b 二進(jìn)制數(shù) 111010010 2對應(yīng)的十六進(jìn)制數(shù)是1D2 八進(jìn)制為722 十進(jìn)制為466 c 16 52 8 1110 101010 2 E A8 16 14 65625 10 d 17 10 10001 2 11 16 21 8 2 編碼 a 1000 自然二進(jìn)制碼 1011 余 3 碼 110100 2 01010010 BCD b 15 5 10 00010101 0101 8421BCD 01001000 1000 余 3 BCD c 38 10用 8421BCD 碼表示為 111000 d 二進(jìn)制數(shù) 100000 的原碼為 1100000 補(bǔ)碼為 1100000 e X 反 10111 則 X 補(bǔ) 11000 X 原 11000 X 真值 1000 g X 補(bǔ) 10110 則 X 反 10101 X 原 11010 X 真值 1010 3 一種進(jìn)位計數(shù)包含兩個基本因素 基數(shù)和位權(quán) 4 常見的 BCD 編碼中 有權(quán)碼有 8421BCD 5421BCD 2421BCD 無權(quán)碼有余三碼 余三循環(huán)碼 格雷碼 5 如采用奇偶校驗傳送的數(shù)據(jù)部分為 0111001 則所加奇校驗位應(yīng)為 1 偶校驗位應(yīng) 為 0 6 邏輯代數(shù)的基本運算有 與 或 非 7 當(dāng)決定一事件的條件中 只要具備一個條件 事件就會發(fā)生 稱這種關(guān)系為 或 邏輯關(guān)系 或稱為 或 運算 邏輯加 關(guān)系 8 真值表如下表 寫出 F1 F2 F3 F4 的邏輯關(guān)系表達(dá)式 F1 A B F2 AB F3 A B F4 AB A A B B F1F1 F2F2 F3F3 F4F4 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 9 邏輯函數(shù) 以最小項形式表示為 F m2 m3 F AB AB 可化簡為 Y A 10 邏輯函數(shù) 的對偶函數(shù) A B A B 反函數(shù) A B A B 11 邏輯函數(shù) 的對偶函數(shù) A B B C C A D 反 函數(shù) A B B C C AD 12 邏 輯 函 數(shù) 的 對 偶 函 數(shù) A B C A D 反 函 數(shù) A B C AD 13 為使 則 B 應(yīng)為何值 高電平或低電平 B 1 B 0 B 0 14 設(shè) 則 A B C 的取值組合有 8 種 其中有 3 種的取值組合使 Y 1 分別是 A B C 的取值組合為 AB C A BC A B C 若把該函數(shù)表示 為最小項的形式 則 Y m1 m3 m5 OO O1 11 10 0 0 15 對于任意兩個最小項 其邏輯 與 為 0 n 個變量的全部最小項的邏輯 或 為 1 某一個最小項不是包含在函數(shù) F 中 就是包含在 F 中 16 卡諾圖中最大的特點是 兩個相鄰最小項 可合并 相鄰兩 四個最小項合并 后 可以消去 1 或 2 個變量 合并后構(gòu)成的塊稱為 公共因子 17 卡諾圖中的邏輯相鄰有三種情況 相接 相對 相重 18 邏輯變量只有 0 1 兩種取值 在正邏輯規(guī)定中分別用 低 高 電平 表示 19 用 0 表示高電平 用 1 表示低電平 稱為負(fù)邏輯 20 正邏輯中的 與 邏輯 是負(fù)邏輯中的 或 正邏輯中的 或 邏輯 是負(fù)邏輯 中的 與 21 三態(tài)門的三種狀態(tài)為 高電平 低電平 高阻 22 三態(tài)門如下圖所示 當(dāng)控制輸入為 0 是 電路輸出為 AB 當(dāng)控制輸入為 1 時 電路輸出為 高阻 圖中應(yīng)該少了一個E 0 輸出變量 Y 2 列出邏輯真值表 A B C D Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 3 寫出輸出邏輯函數(shù)表達(dá)式 Y AB C A B C ABC A BC 4 用 8 選 1 數(shù)據(jù)選擇器實現(xiàn)該函數(shù) A S2 B S1 C S0 E 0 D1 D2 D4 D7 為 1 D0 D3 D5 D6 為 0 輸出為 Y 4 試用兩片 74LS161 芯片和必要的門電路來組成一個 57 進(jìn)制計數(shù)器 具體方法和初 始狀態(tài)自己設(shè)定 設(shè)計要求 1 分別寫出初始狀態(tài)和末狀態(tài) 2 畫出芯片連接 圖 1 初始狀態(tài) 00000000 末 狀 態(tài) 00111000 T P CP r C D L ABCD A Q B Q C Q D Q C O 16174LS T P CP r C D L ABCD A Q B Q C Q D Q C O 16174LS 2 5 用正邊沿 D 型觸發(fā)器及其他門電路 設(shè)計一個 2 位 3 位二進(jìn)制加 1 減 1 計數(shù)器 寫出狀態(tài)圖 狀態(tài)表 狀態(tài)方程 畫出邏輯圖 6 用正邊沿 D 觸發(fā)器及其他門電路 設(shè)計一個串行數(shù)據(jù)檢測器 要求電路能夠?qū)崿F(xiàn) 連續(xù)輸入 3