機(jī)頂盒硬件介紹.doc

技 術(shù) 文 件 技術(shù)文件名稱 基頂盒硬件結(jié)構(gòu)分析 技術(shù)文件編號 版 本 文件質(zhì)量等級 共 頁 包括封面 擬 制 茍利平 審 核 會 簽 標(biāo)準(zhǔn)化 批 準(zhǔn) 深圳市中興通訊股份有限公司 版本號 1 第 2 頁 共 189 頁 目 錄 1機(jī)頂盒硬件系統(tǒng)概述機(jī)頂盒硬件系統(tǒng)概述 3 2L64108 芯片接口芯片接口 4 2 1L64108 構(gòu)造簡述 4 2 2L64108 的接口信號描述 5 2 2 1L64108 的時鐘恢復(fù)信號部分 5 2 2 2L64108 的 CPU 時鐘發(fā)生器部分 6 2 2 3L64108 與外部 MEPG 2 音頻視頻解碼器的接口部分 7 2 2 4L64108 的 JTAG 測試端口部分 7 2 2 5L64108 的自測試信號部分 7 2 2 6串口信號部分 7 2 2 7L64108 外部系統(tǒng)總線接口部分 9 2 2 8L64108 并行接口及附加端口 10 2 2 9I2C 總線接口 11 2 2 10圖文電視接口 12 2 2 11L64108 的智能卡接口部分 12 2 2 12L64108 通用目的 GPIO 信號部分 13 3L64005 的信號描述的信號描述 13 3 1L64005 功能介紹 13 3 2L64005 信號具體描述 14 3 2 1用戶接口部分 14 3 2 2視頻音頻 PES 流通道 14 3 2 3L64005 與視頻編碼器的接口部分 15 3 2 4L64005 與音頻轉(zhuǎn)換器的接口 15 3 2 5PLL 接口 15 3 2 6DRAM 接口 16 3 2 7SDRAM 接口 16 4視頻編碼器視頻編碼器 17 5音頻音頻 DAC 轉(zhuǎn)換器轉(zhuǎn)換器 18 版本號 1 第 3 頁 共 189 頁 1機(jī)頂盒硬件系統(tǒng)概述機(jī)頂盒硬件系統(tǒng)概述 機(jī)頂盒 它是一個戶內(nèi)裝置 它是把本地音頻 視頻設(shè)備和寬帶網(wǎng)絡(luò)連接在一起的接 口設(shè)備 其主要作用就是從網(wǎng)絡(luò)獲取 MPEG 分組信號 并進(jìn)行轉(zhuǎn)換使其可以在模擬電視機(jī) 進(jìn)行顯示 故其主要功能包括 MPEG 2 解碼功能 為模擬電視提供模擬接口輸出 MPEG 2 PID 選擇功能及提供電子節(jié)目指南 由于電纜的寬帶特性以及可能的雙向傳輸特性 機(jī)頂盒還可以向其它一些應(yīng)用發(fā)展 如視頻點播 因特網(wǎng)瀏覽 電子郵件等 因而將具有很好的應(yīng)用潛力 機(jī)頂盒的硬件構(gòu)成有以下幾個主要模塊 調(diào)諧器及 QAM 解調(diào)部分 實現(xiàn)將射頻信號轉(zhuǎn)換成 MPEG 2 傳送流 MPEG 2 解碼部分 實現(xiàn)對 MPEG 2 分組流進(jìn)行解碼 也即進(jìn)行解壓縮 對于傳送流來說 還有多個 MPEG 2 節(jié)目流分接的實現(xiàn) 視頻編碼部分 用來將解碼后數(shù)據(jù)流處理成普通模擬電視可以接收的數(shù)據(jù)格式 音頻 D A 轉(zhuǎn)換部分 實現(xiàn)將解碼后的音頻數(shù)字流變成模擬量 給揚聲器提供直接輸入 LSI Logic 公司提供了實現(xiàn)機(jī)頂盒 STB 的一種系統(tǒng)方案 它提供套片形式 其主要芯 片包括 L64108 關(guān)鍵器件 完成 MPEG 2 傳送流的分接處理 內(nèi)嵌 MIPS CPU 實現(xiàn)對其 它器件的控制 L64005 主要實現(xiàn) MPEG 2 的解碼 ADV7175A 視頻編碼 和 PCM1723 音頻 D A 轉(zhuǎn)換 整個硬件構(gòu)成如圖 1 所示 圖 1 機(jī)頂盒硬件構(gòu)成原理圖 版本號 1 第 4 頁 共 189 頁 從圖 1 中可以看出整個機(jī)頂盒數(shù)據(jù)處理過程及相應(yīng)的硬件實現(xiàn) 來自電纜的射頻信號首先進(jìn)入調(diào)諧器 主要對信號進(jìn)行調(diào)諧 同時這部分的功能受 L64108 控制 控制的實現(xiàn)通過 I2C 總線通信來實現(xiàn)的 進(jìn)入 QAM 解調(diào)器的信號通過 QAM 解調(diào)和一系列的糾錯處理后變成了 MPEG 2 傳送 流 同樣它被 L64108 通過 I2C 總線來進(jìn)行控制 傳送流進(jìn)入 L64108 將進(jìn)行系統(tǒng)處理 包括對 MPEG 2 傳送流的分接 MPEG 2 流的 解擾等 通過 L64108 的處理 根據(jù)數(shù)據(jù)的特性將而流入不同的器件 由于 L64108 是整個 系統(tǒng)的主設(shè)備 它要控制許多芯片 同時是操作系統(tǒng)和用戶軟件運行的硬件平臺 故內(nèi)嵌 MIPS CPU CW4001 外接 FLASH 用于存儲系統(tǒng)啟動和應(yīng)用軟件的數(shù)據(jù) 同時可外接 DRAM 串口設(shè)備 并口設(shè)備和智能卡設(shè)備等 進(jìn)入到 L64005 的僅是音頻和視頻 PES 流 系統(tǒng)流則進(jìn)入掛在 L64108 的 DRAM 視 頻和音頻 PES 流在 L64005 里被解碼 分別被處理成標(biāo)準(zhǔn)的 CCIR601 的視頻輸出數(shù)據(jù)和 PCM AUDIO 音頻數(shù)據(jù) L64005 的用戶接口通過與 L64108 的外部系統(tǒng)總線相連 從而實 現(xiàn) L64108 對 L64005 的控制 視頻編碼器 ADV7175A 將送入的 CCIR 601 的 4 2 2 的 8 位數(shù)據(jù)轉(zhuǎn)換成標(biāo)準(zhǔn)的模擬 基帶電視信號 它支持 NTSC 和 PAL 兩種格式輸出 ADV7175A 同時提供圖文電視接口 可直接與 L64108 的圖文電視接口相連 L64108 可通過 I2C 總線對 ADV7175A 進(jìn)行控制 音頻 D A 轉(zhuǎn)換器 PCM1723 將接收到的音頻數(shù)字流轉(zhuǎn)換成模擬流 系統(tǒng)中還應(yīng)有紅外線遙控接收裝置 以便實現(xiàn)紅外線遙控 2L64108 芯片接口芯片接口 2 1L64108 構(gòu)造簡述構(gòu)造簡述 整個系統(tǒng)中的關(guān)鍵芯片是 L64108 L64108 是一個高度集成的機(jī)頂盒控制和通信芯片 它集成了許多電纜機(jī)頂盒或數(shù)字視頻系統(tǒng) DBS 所需要的邏輯功能 L64108 主要包括下面幾個組成部分 一個 MIPS CPU CW4001 一個完全符合 MPEG 2 傳送流標(biāo)準(zhǔn)的分接器 多種外圍接口 一個 DRAM 控制器 一個外部系統(tǒng)總線控制器 L64108 能夠同時處理 32 個分組標(biāo)志符 PID 其中包括音頻 視頻和一般用途數(shù)據(jù) 服務(wù) 它還集成了符合 DVB 標(biāo)準(zhǔn)的解擾模塊 它能與通道 CHANNEL 解碼器直接相連 同時也能與 MPEG 2 解碼器直接相連 從而使得整個機(jī)頂盒設(shè)計變得更加簡化 而 L64108 片內(nèi)集成的解擾模塊相應(yīng)地提高了機(jī)頂盒的安全性 L64108 通過 PID 處理單元來處理傳送分組 使得系統(tǒng)的 PES PSI SI 和私用數(shù)據(jù)變 得可用 它同時緩沖并傳送音頻和視頻 PES 流到外部 MPEG 解碼器 它能與 L64105 或 L64005 直接接口 它輸出混合音頻流和視頻流到 MPEG 解碼器 L64105 或 L64005 解碼 器擴(kuò)展性通道緩沖特性能夠?qū)崿F(xiàn)讓你使用 L64108 的 DRAM 的部分空間來存儲 A V PES 流 從而使 L64005 能有更多的自由存儲空間 增強(qiáng) L64005 的 OSD 能力 L64108 為機(jī)頂盒提供一些系統(tǒng)功能 包括 PCR 恢復(fù)和鎖定 圖文電視覆蓋與視頻解碼器 與外部設(shè)備接口的 I2C 總線兼容的端口 專用片選輸出信號 版本號 1 第 5 頁 共 189 頁 增強(qiáng) Cache DRAM 控制器 由于絕大多數(shù)的傳送流的處理和濾波是通過硬件來實現(xiàn)的 故 CPU CW4001 的大 部分時間能專門用于系統(tǒng)處理方面 2 2L64108 的接口信號描述的接口信號描述 L64108 的主模式下信號總體描述如圖 2 所示 圖 2 L64108 信號示意圖 2 2 1L64108 的時鐘恢復(fù)信號部分的時鐘恢復(fù)信號部分 這部分有兩根信號線 信號 SCLK 是 27MHz 系統(tǒng)時鐘輸入信號線 由于系統(tǒng)時鐘要 與編碼器端的系統(tǒng)時鐘一致 它必須通過外部的壓控振蕩器提供輸入 另一信號是 SDET 它是一個輸出信號 表示系統(tǒng)時鐘誤差信號 它來自 L64108 內(nèi)部的一個 16 位誤 差調(diào)節(jié)器 此信號用于驅(qū)動一個低通濾波器從而產(chǎn)生一個模擬電壓去控制外面的 VcxO 版本號 1 第 6 頁 共 189 頁 使 VcxO 輸出的時鐘頻率嚴(yán)格與 MPEG 編碼器一致 信號接口如圖 3 所示 圖 3 時鐘恢復(fù)接口原理圖 2 2 2L64108 的的 CPU 時鐘發(fā)生器部分時鐘發(fā)生器部分 這些信號產(chǎn)生 CPU 的內(nèi)部時鐘 其速度是其它電路部分的兩倍 為嚴(yán)格實現(xiàn) CPU 內(nèi) 部時鐘兩倍于系統(tǒng)時鐘 通過鎖相環(huán)來實現(xiàn)此模塊 主要信號描述如下 LP2 是一個雙向信號 低通濾波器信號腳 此信號連接到一個外部 RC 濾波器從而為內(nèi)部 的 PLL 提供一個近地環(huán)路 PLLAGND PLL 模擬地 輸出信號 將 PLLVSS 信號返回到環(huán)行濾波器 PLLVDD 通過 PLLVDD 提供一個隔離濾波 3 3V 電壓給 PLL 電路 使得片內(nèi)數(shù)字部分的 SWITCHING 噪聲不會影響 PLL 的穩(wěn)定性 PLLVSS 輸入信號 此信號給 PLL 電路提供一個隔離地 使得片內(nèi)數(shù)字部分的 SWITCHING 噪聲不會影響 PLL 的穩(wěn)定性 部分信號連接如圖 4 所示 版本號 1 第 7 頁 共 189 頁 圖 4 CPU 時鐘發(fā)生器的部分電路 2 2 3L64108 與外部與外部 MEPG 2 音頻視頻解碼器的接口部分音頻視頻解碼器的接口部分 此部分提供 L64108 與 L64005 之間無縫的連接 在串行通信模式下 它可支持 27Mb s 的速率 在并行模式下 可達(dá) 13 5Mb s 的速率 實際速率由 A V 解碼器的音頻和視頻請求 信號來控制 信號描述如下 AREQn 輸入信號 表示外部解碼器接收音頻的請求信號 當(dāng) AREQn 的為低電平時 表 示外部解碼器未準(zhǔn)備好去接收音頻數(shù)據(jù) AVD 7 0 音頻和視頻壓縮數(shù)據(jù)信號 是雙向信號線 通過 AVD 7 0 將來自片內(nèi) BUFFER 或 DRAM 的 PES 輸出 當(dāng)為并行模式時 數(shù)據(jù)輸出寬度是 8 位 而當(dāng)為串行行 模式時 僅 AVD0 輸出數(shù)據(jù) AVALID 輸出信號 音頻數(shù)據(jù)有效標(biāo)識信號 高電平將表示 AVD 7 0 上正在傳送的音 頻數(shù)據(jù)有效 AVERRn 音頻數(shù)據(jù)錯誤標(biāo)志 輸出信號 當(dāng)被置為有效狀態(tài)時 表示進(jìn)入到解碼器的音 頻或視頻位流有一個不可恢復(fù)的錯誤 VREQn 輸入信號 表示外部解碼器接收視頻的請求信號 當(dāng) VREQn 的為低電平時 表 示外部解碼器未準(zhǔn)備好去接收視頻數(shù)據(jù) VVALID 輸出信號 視頻數(shù)據(jù)有效標(biāo)識信號 高電平將表示 AVD 7 0 上正在傳送的視 頻數(shù)據(jù)有效 2 2 4L64108 的的 JTAG 測試端口部分測試端口部分 這些信號驅(qū)動 IEEE1149 1 測試訪問端口 TCK 輸入信號 測試時鐘 TDI 輸入信號 測試數(shù)據(jù)輸入 TDO 輸出信號 測試數(shù)據(jù)輸出 TMS 測試模式選擇信號 TRST 測試端口復(fù)位信號 2 2 5L64108 的自測試信號部分的自測試信號部分 這些信號有 ECLK IDDTN 和 ZTESTn 用于 LSI Logic 公司自測試芯片用 當(dāng)芯片用 于正常工作模式時 這些信號必須接一常數(shù) 其中 ZTESTn 與 VDD 相連 其它兩個信號 連接到 VSS 2 2 6串口信號部分串口信號部分 這些信號提供 L64108 與外面分系統(tǒng)連接 它讓 L64108 與外置式調(diào)制解調(diào)器 PC 或 終端相連 L64108 包含三個串行通信的端口 它們完全符合 RS232 的接口標(biāo)準(zhǔn) 這些信 號包括以下幾個信號 CTSn0 輸入信號 低電平有效 表示外部接收器準(zhǔn)備好數(shù)據(jù)轉(zhuǎn)移 RTSn0 輸出信號 發(fā)送請求信號 低電平有效 表示 PORT0 的數(shù)據(jù)已準(zhǔn)備發(fā)送 DSRn0 輸入信號 低電平有效 表示外部終端設(shè)備已經(jīng)準(zhǔn)備好數(shù)據(jù)轉(zhuǎn)移 版本號 1 第 8 頁 共 189 頁 DTRn0 輸出信號 外部終端設(shè)備的數(shù)據(jù)將可以發(fā)送 RxD0 PORT0 的接收數(shù)據(jù)信號線 TxD PORT0 的發(fā)送數(shù)據(jù)信號線 L64108 共有三個串行通信口 除了 PORT0 外 還有 PORT1 和 PORT2 與之相對應(yīng) 的信號 但比 PORT0 少了一些控制信號 典型的外接分別如圖 5 圖 6 和圖 7 所示 圖 5 串口 0 的典型連接 圖 6 串口 1 的典型連接 圖 7 串口 2 的典型連接 版本號 1 第 9 頁 共 189 頁 PORT0 使用了四個控制信號 可用于調(diào)制解調(diào)器 也可用于通過 RS232 連接的 PC POR1 則用于簡化的調(diào)制解調(diào)器控制 2 2 7L64108 外部系統(tǒng)總線接口部分外部系統(tǒng)總線接口部分 這些信號提供 L64108 與外部設(shè)備的接口 外部總線系統(tǒng)有 16 位數(shù)據(jù)線和 24 位地址 線 一般情況下 L64108 控制系統(tǒng)總線 但一些外部設(shè)備也能在一定條件下獲得總線的控 制權(quán) 如 DRAM 控制器或其它 CPU 當(dāng) L64108 放棄總線的控制權(quán)時 L64108 成為一個 從設(shè)備 而外部的主設(shè)備可以直接訪問 L64108 的所有資源 包括與 L64108 相連接的 DRAM 所有的總線數(shù)據(jù)處理均同步于 27MHz 的系統(tǒng)時鐘 ADDR 23 0 地址信號線 主模式下 為輸出信號 從模式下為輸入信號 Asn 地址線閘門 表示地址線信號上的數(shù)據(jù)有效 方向與地址信號線一致 BGn 總線許可信號 主模式下有效 為輸出信號 當(dāng)有外部設(shè)備使 BRQn 信號有效時 L64108 通過輸出 BG 的有效信號 使這個外部設(shè)備獲得系統(tǒng)總線的控制權(quán) BGAn 總線許可權(quán)獲得確認(rèn)信號 工作在從模式下有效 為輸入信號 外部主設(shè)備通過 輸出 BGAn 的有效信號表明它擁有了總線的控制權(quán) 當(dāng)此設(shè)備想放棄總線的控制權(quán)時才使 BGAn 信號無效 BRQn 總線控制請求信號 主模式下 為輸入信號 當(dāng)外部設(shè)備發(fā)出這個有效信號時 表 示此設(shè)備想擁有系統(tǒng)總線的控制權(quán) CSn 3 0 工作在主模式下 輸出信號 外部設(shè)備的片選信號 其中 CSn0 和 CSn3 分別 對于 BOOT ROM 和解碼器 L64005 接口有獨特的方式 CSn 008 輸入信號 工作于從模式下 當(dāng)外部主設(shè)備使此信號為低時 表示外部主設(shè)備 想訪問 L64108 的內(nèi)部寄存器或由 CSn 3 0 驅(qū)動的外部 I O 或 DRAM 設(shè)備 當(dāng)工作在主 模式下 此信號無論有效否 都被忽略 DMACKn DMA 通道應(yīng)答信號 輸入信號 來自于外部 DMA 控制器 要進(jìn)行 DMA 方式 通信 必須要 DMA 控制器獲得總線的控制權(quán) 且在 DMA 通信的時間里 CSn 008 為低 DMRQn DMA 通信請求 輸出信號 表示 L64108 的 IEEE1284 請求一個 DMA 方式通信 DSn 數(shù)據(jù)閘門信號 高到低的跳變表示 DATA 15 0 正在傳送有效數(shù)據(jù) 而低電平到高 電平的變化表示應(yīng)外部設(shè)備抓取數(shù)據(jù) DATA 15 0 數(shù)據(jù)總線通道 DSACKn 1 0 數(shù)據(jù)總線寬度應(yīng)答信號 11 表示等待狀態(tài) 10 表示總線寬度為 8 位 01 表示寬度為 16 位 00 為虛擬 32 位應(yīng)答 INTn4 中斷信號 是一個非屏蔽中斷 用于最高優(yōu)先級的系統(tǒng)需要 INTn 3 0 中斷信號 為屏蔽中斷 可設(shè)置成電平觸發(fā)或邊沿觸發(fā) 表示一個外部設(shè)備 想訪問 CPU MCLK 輸出 主時鐘 OEn 輸出使能信號 表示 L64108 想從外部設(shè)備如 FLASH 或 SRAM 中讀取數(shù)據(jù) OP MODE 1 0 用于測試目的 正常操作模式時置于 00 R Wn 讀寫控制信號 主模式下為輸出 從模式下為輸入 RESETn 異步復(fù)位信號 復(fù)位信號有效持續(xù)時間必須至少 16 個系統(tǒng)時鐘 SIZE 1 0 轉(zhuǎn)移尺寸 表示當(dāng)前總線時鐘的操作數(shù)尺寸信號 L64108 的的 DRAM 接口部分接口部分 這些信號給 L64108 與外部的 DRAM 設(shè)備提供接口 接口中共有 16 位數(shù)據(jù)線 提供 8 位或 16 位訪問 提供 RASn1 和 RASn0 信號實現(xiàn)一片或兩片 DRAM 配置 BA9 RASn1 DRAM 的第 9 位地址線或片 1 的行地址閘門信號 版本號 1 第 10 頁 共 189 頁 BA 8 0 DRAM 地址總線 BD 15 0 DRAM 數(shù)據(jù)總線 CASHn0 片 0 高字節(jié)列地址閘門信號 表示當(dāng)前 BA 8 0 正在傳送列地址信號 而數(shù)據(jù) 通過 BD 15 8 傳送 CASLn0 片 0 低字節(jié)列地址閘門信號 表示當(dāng)前 BA 8 0 正在傳送列地址信號 而數(shù)據(jù) 將通過 BD 7 0 傳送 WEn0 輸出信號 片 0 寫使能信號 RASn0 行地址閘門信號 當(dāng) L64108 被設(shè)置成 512 頁時 高到低的跳變提示外部 SDRAM 鎖存 BA 8 0 信號 而當(dāng)被設(shè)置成 1024 頁時 將使用 BA 9 0 由于 L64108 可接兩片 DRAM 故還有另一片相應(yīng)的信號 CASHn1 CASLn1 和 WEn1 等 2 2 8L64108 并行接口及附加端口并行接口及附加端口 這些信號給 L64108 和外部設(shè)備間提供并行通信通道 端口通信完全遵從 IEEE1284 標(biāo) 準(zhǔn)并可支持多種模式 這個端口同時也可是其它主機(jī)的從設(shè)備 L64108 并口內(nèi)部結(jié)構(gòu)如圖 8 所示 圖 8 并行接口原理圖 ACKn AUXVn 輸出信號 當(dāng)為有效時 有效數(shù)據(jù)被鎖定于 L64108 的 IEEE1284 輸入寄 存器中 當(dāng) L64108 被設(shè)置成提供 AUX 端口能力 信號變?yōu)?AUXVn 輸出信號 表示當(dāng) 前 PDATA 7 0 轉(zhuǎn)移傳輸流 AUTOFDn 一般目的控制信號 其功能可通過 IEEE1284 的命令寄存器進(jìn)行設(shè)置 BUSY 雙向信號 設(shè)備忙信號 當(dāng)信號有效時 表示并口未準(zhǔn)備好數(shù)據(jù)轉(zhuǎn)移 版本號 1 第 11 頁 共 189 頁 FAULTn 輸出信號 錯誤提示信號 表示端口在操作時出現(xiàn)了一個錯誤 INITn 外設(shè)初始化信號 輸入信號 當(dāng)為低電平時 對端口進(jìn)行復(fù)位 OP MODE2 DATA DIR 復(fù)位時被用于一個 STRAP 選擇 而復(fù)位后 用于數(shù)據(jù)總線 BUFFER PDATAn 7 0 雙向信號 并行 I O 數(shù)據(jù)信號線 用于其它主機(jī)與此端口傳送數(shù)據(jù) 當(dāng)被 設(shè)置成 AUX 模式時 數(shù)據(jù)線將傳送來自分接器的傳輸流 PERROR 外設(shè)錯誤標(biāo)志符 輸出信號 表示此端口在數(shù)據(jù)處理過程中發(fā)現(xiàn)了一個錯誤 當(dāng) PERROR 被置為有效態(tài)時 FAULTn 將被同時被置為有效態(tài) SELECT 輸出信號 外設(shè)選擇信號 被置為高電平時 表示此端口被選而連接到其它主 機(jī) SELECTINn 外設(shè)選擇標(biāo)識符 輸入信號 當(dāng)為低電平時 表示外部主機(jī)想選擇此外設(shè) STROBEn 輸入信號 表示數(shù)據(jù)有效 2 2 9I2C 總線接口總線接口 SCL 串時鐘線 雙向信號 SDA 串?dāng)?shù)據(jù)線 雙向信號 I2C 總線接口如圖 9 所示 圖 9 I2C 總線接口示意圖 2 2 10圖文電視接口圖文電視接口 TTXDATA 圖文數(shù)據(jù) 輸出信號 直接提供給視頻編碼器 TTXREQ 圖文數(shù)據(jù)請求信號 為輸入信號 表示外部視頻編碼器設(shè)備請求通過 TTXDATA 傳送圖文數(shù)據(jù) 版本號 1 第 12 頁 共 189 頁 圖 10 圖文電視接口示意圖 2 2 11L64108 的智能卡接口部分的智能卡接口部分 全部為雙向信號 可接兩個智能卡 示意圖 P219 SC0 C4 此信號連接到智能卡的 C4 腳 接一上拉電阻 SC0 C8 此信號連接到智能卡的 C8 腳 接一上拉電阻 SC0 CLK 智能卡 0 的時鐘信號 給智能卡提供時鐘信號 SC0 DETECT 智能卡0 檢測信號 當(dāng)為高電平時 表示一個智能卡被插入 SLOT0 SC0 I O 智能卡 0 與 L64108 傳送數(shù)據(jù)的通道 外接上拉電阻 SC0 RSTn 智能卡 0 的復(fù)位信號 SC0 VCC ENn 智能卡 0 的 VCC 使能信號 用于電源的開關(guān)控制 SC0 VPP ENn 智能卡 0 的 VCC 使能信號 用于電源的開關(guān)控制 對于智能卡 1 有智能卡 0 相同的接口信號 一個智能卡的參考連接如圖 11 所示 圖 11 智能卡接口示意圖 2 2 12L64108 通用目的 通用目的 GPIO 信號部分 信號部分 這些信號用于建造一個通用目的 I O 端口 這些端口讓你控制和監(jiān)視不同的外部事件 除了一部分專用的通用目的的 I O 端口 還有上面其它一些端口可臨時被作為通用目的 I O 腳 臨時被分配成通用 I O 腳是通過通用目的模式寄存器來進(jìn)行設(shè)置的 專用的 GPIO 有 10 個信號 其它臨時作為 GPIO 的有 40 個信號 總共有 50 個 I O 信 版本號 1 第 13 頁 共 189 頁 號 下面對 10 個專用的 GPIO 做一些說明 GPIO 49 45 43 40 這些信號可被編程為驅(qū)動一個值寫入存儲器映射的寄存器或 從存儲器映射的寄存器中讀出數(shù)據(jù) 由于測試目的 規(guī)定 GPIO46 在復(fù)位時必須為拉至高 電平 GPIO44 除了具有上面各信號的功能 還可以作為 STRAP 選擇 表示系統(tǒng)中使用 ROM 的數(shù)據(jù)位寬度 3 L64005 的信號描述的信號描述 3 1 L64005 功能介紹功能介紹 上面重點分析了 L64108 的內(nèi)部構(gòu)成 下面介紹另一重要芯片 L64005 的接口部分 L64005 用于基于 MPEG 2 算法的數(shù)字音頻和視頻解碼系統(tǒng) L64005 的信號分布如圖 12 所 示 圖 12 L64005 管腳分布圖 3 2L64005 信號具體描述信號具體描述 從圖 12 中可以看出 L64005 的信號也分為幾部分 3 2 1用戶接口部分用戶接口部分 此接口主要用來根據(jù)用戶對 L64005 的功能要求 去配置 L64005 相應(yīng)的寄存器 當(dāng)從 L64108 處并行進(jìn)行 PES 流數(shù)據(jù)傳送時 8 位數(shù)據(jù)線還用于傳送并行編碼的 MPEG 2 流 版本號 1 第 14 頁 共 189 頁 A 2 0 3 位地址信號線 輸入信號 D 7 0 雙向數(shù)據(jù)信號線 CS 片選信號 輸入 當(dāng)為有效信號時 表示主機(jī)將對該片進(jìn)行操作 READ 讀寫控制信號 WAIT 輸出信號 低有效的 WAIT 表示當(dāng)前用戶接口正在傳送數(shù)據(jù) INTR 中斷信號線 輸出信號 3 2 2視頻音頻視頻音頻 PES 流通道流通道 主要是與 L64108 進(jìn)行接口 兩個芯片能無縫地握手 除了將 L64108 的解碼通道數(shù)據(jù) 線 AVD 7 0 要與 L64005 的用戶接口部分的 D 7 0 相連 L64108 的 AVD0 接 SERI 還 得提供串行通信時鐘 SCLKI AREQ 音頻傳輸請求 輸出信號 AVALID 音頻數(shù)據(jù)有效 輸入信號 ERROR 錯誤標(biāo)志符 輸入信號 SCLKI 串行時鐘 輸入信號 SERI 串行數(shù)據(jù)輸入 VREQ 視頻傳輸請求 輸出信號 VVALID 視頻數(shù)據(jù)有效 輸入信號 上面各信號的含義是與 L64108 的接口部分相應(yīng)信號是一致的 3 2 3L64005 與視頻編碼器的接口部分與視頻編碼器的接口部分 BLANK 表示復(fù)合信號輸出標(biāo)志符 CREF 有效時表示當(dāng)前 PD 7 0 傳輸?shù)臄?shù)據(jù)是 Cb 分量 HS 水平同步信號 PD 7 0 像素數(shù)據(jù)輸出總線 VS 垂直同步信號 RESET 復(fù)位信號 OSD 當(dāng)被配置成輸出時 表示在像素輸出端口輸出的像素包含 OSD 的合成數(shù)據(jù) 當(dāng) 作為輸入時 此信號是以場基礎(chǔ)顯示 OSD 的使能信號 SYSCLK 設(shè)備系統(tǒng)時鐘 為 27MHz 除了 OSD 信號外 其它信號與 AVD7175A 視頻編碼器的相應(yīng)無縫連接 數(shù)據(jù)線 PD 7 0 連接編碼器的 PD 7 0 BLANK 連接編碼器的 BLANK HS 信號連接編碼器的 HSYNC 信號 VS 連接編碼器的 FIELD VSYNC CREF 同編碼器的 CREF 相連 RERET 復(fù)位信號 連接編碼器的 RERET 信號 3 2 4L64005 與音頻轉(zhuǎn)換器的接口與音頻轉(zhuǎn)換器的接口 LSI 提供的套片方案中音頻轉(zhuǎn)換器是 PCM1723 BCLK 串行 DAC 位時鐘 輸出信號 LRCLK 串行 DAC 左 右時鐘 輸出信號 表示采樣數(shù)據(jù)屬于左邊或右邊的立體聲通 道 ASDATA 音頻串行數(shù)據(jù)線 輸出信號 ACLK 外部音頻時鐘 輸入信號 應(yīng)為音頻采樣時鐘的 256 倍或 384 倍 BCLK 與音頻轉(zhuǎn)換器的 BCKIN 連接 ASDATA 則與 DIN IN 相連 LRCLK 則與 LRC